JP3652392B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3652392B2 JP3652392B2 JP33895494A JP33895494A JP3652392B2 JP 3652392 B2 JP3652392 B2 JP 3652392B2 JP 33895494 A JP33895494 A JP 33895494A JP 33895494 A JP33895494 A JP 33895494A JP 3652392 B2 JP3652392 B2 JP 3652392B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- hto
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Description
【０００１】
【産業上の利用分野】
本発明は半導体装置の製造方法に係り、より具体的にはポリシリコン上に高融点金属シリサイド（Refractory Metal Silicide)を積層して形成されたポリサイド（Policide) の乾式食刻時に発生する副産物の除去方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が増加するにつれ、低抵抗配線の重要性が増大しており、最近ではポリシリコンを代替する配線構造としてポリシリコン上に高融点金属シリサイドを形成させた構造であるポリサイド構造が低抵抗配線素材としてビットラインやゲートなどに広く使用されている。半導体製造工程において、通常このようなポリサイドの構造のパタニングはプラズマ食刻やＲＩＥ（Reactive Ion Etching) 方法などの乾式食刻方法により遂行される。
【０００３】
【発明が解決しようとする課題】
しかし、この乾式食刻工程の遂行過程で多数の食刻副産物が発生し、この食刻副産物が除去されない状態で後続する工程が行われると後続する配線とのショート（short)が発生するなどの多数の問題が生じる。
以下、ポリサイド構造を乾式食刻する過程で発生する副産物による問題点を説明するために、ポリサイド構造が広く採用されているゲートの形成工程を説明する。
【０００４】
図１Ａ〜Ｅは従来のWSi2／ポリシリコン構造のゲートの形成方法を示す断面図である。
図１Ａに示すように、半導体基板１０上にゲート酸化膜１１、ポリシリコン層１２、WSi2層１３およびＨＴＯ（High Temperature Oxide) 層１４を順に形成する。
【０００５】
次に、図１Ｂに示すように、ＨＴＯ層１４上にフォトレジストを塗布しパタニングしてフォトレジストパターン１５を形成する。
次いで、図１Ｃに示すように、フォトレジストパターン１５を食刻マスクとしてWSi2層１３が露出されるまでＨＴＯ層１４を食刻した後、フォトレジストパターン１５をストリップして取り除くことによりＨＴＯパターン１４ａを形成する。
【０００６】
乾式食刻段階で得られた 続いて、図１Ｄに示すように、ＨＴＯパターン１４ａを食刻マスクとしてWSi2層１３およびポリシリコン層１２を乾式食刻することにより、WSi2層パターン１３ａおよびポリシリコン層パターン１２ａよりなるポリサイド構造のゲートを得る。
次に、図１Ｅに示すように、前記乾式食刻段階で得られた結果物上に通常の低圧化学気相蒸着（ＬＰＣＶＤ）法によりＨＴＯを蒸着した後、全面異方性食刻してＨＴＯスペーサ１７を形成する。
【０００７】
このような従来の方法によるゲート形成方法によると、WSi2層１３およびポリシリコン層１２の乾式食刻工程過程において、図１Ｄに示すように、WSi2層パターン１３ａおよびポリシリコン層パターン１２ａよりなるポリサイド構造のゲートの側壁に食刻副産物１６が吸着される。
図２Ａ〜Ｃは前述した従来の方法によりゲートを形成する場合に食刻過程で生じる副産物により発生する問題点を説明するための図面である。
【０００８】
図２Ａは図１ＥにおけるＨＴＯスペーサをトップビュー（Top View) で観察したＳＥＭ写真である。スペーサのプロファィルがふっくらと出るハンプ（Hump) 現象が発生していることが判る。
本発明者は、このようなハンプ現象の原因を糾明するために、Supreme 4 (Ver 5.1 System)プログラムを利用してWSi2層の側壁に副産物が存在するときのＨＴＯスペーサのプロファィルをシミュレーション（Simulation) した。
【０００９】
図２Ｂはそのシミュレーション結果を示した図面である。図２Ｂに示したように、WSi2層２１の側壁に副産物２２が存在するとＨＴＯスペーサ２３のプロファィルがふっくらとなるハンプ現象が発生することが確認できた。
図２Ｃは前記ハンプ現象により発生しうる後続する工程における問題点を示す図面である。ゲートの乾式食刻工程で形成された副産物がゲートの側壁に吸着されている状態でＨＴＯスペーサ２３を形成すると前述したようにスペーサ２３のプロファィルがふっくらと出るハンプ現象が発生し、後続する工程であるパッドポリシリコン２４形成工程前に行われるクリーニング工程を遂行すると前記副産物がエッチングされて副産物が吸着されていた部位にスリット（Slit) ２５が形成される。この状態でパッドポリシリコン２４が形成されると、ゲートとパッドポリシリコン２４との間にショートが発生する。
【００１０】
以上説明したように、ポリサイドの乾式食刻過程で発生する副産物を除去しないと、後続する工程の信頼度が低下して半導体装置の収率が低くなる。
このような乾式食刻工程で発生する副産物の除去問題は、ポリサイド構造の食刻に限らず、ポリシリコン層の食刻時や、ＡｌやＡｌが含有された合金層からなる下部導電層上の絶縁層をオーバエッチング（Over-etching) する時にも副産物が発生する。これらの副産物も効率的に取り除くことが必要である。
【００１１】
本発明の目的は、半導体装置の任意の構造において乾式食刻時に発生する副産物を効果的に取り除くための半導体装置の製造方法を提供することにある。
本発明の他の目的は、ポリサイドを乾式食刻する過程で発生する副産物を効果的に取り除く方法を提供することにある。
本発明のさらに他の目的は、WSi2層／ポリシリコン構造からなるポリサイドを乾式食刻する過程で発生する食刻副産物を効果的に取り除く方法を提供することにある。
【００１２】
本発明のさらに他の目的はWSi2層／ポリシリコンの構造からなるポリサイドを乾式食刻する過程で発生する食刻副産物を効果的に取り除いて安定した構造を有するＨＴＯスペーサを形成させうるゲート形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために、本発明は、任意の第１物質からなる第１物質層を乾式食刻する乾式食刻段階と、前記乾式食刻段階で発生する副産物を取り除くために前記副産物の沸点より高い温度で前記結果物を熱処理する熱処理段階とを含む半導体装置の製造方法を提供する。ここで、熱処理段階は急速熱処理（Rapid Thermal Processing) 方法や、高真空(High Vacuum) アニーリング（Annealing)方法により遂行される。
【００１４】
本発明の他の目的を達成するために、本発明は、半導体基板上の任意の下部構造物上にポリシリコン層を形成する段階と、前記ポリシリコン層上に高融点金属シリサイド層を形成する段階と、前記ポリシリコン層および前記高融点金属シリサイド層を乾式食刻してポリシリコン層パターンおよび高融点金属シリサイド層パターンを形成する乾式食刻段階と、前記乾式食刻段階で発生する少なくとも一つの副産物を取り除くために前記乾式食刻段階で得られた結果物を熱処理する熱処理段階とを含む半導体装置の製造方法を提供する。
【００１５】
本発明による半導体装置の製造方法の具体的な一例によれば、前記熱処理段階は前記乾式食刻段階で発生する前記副産物の沸点より高い温度で遂行されることをその特徴とする。
本発明による半導体装置の製造方法の他の具体的な一例によると、前記熱処理段階は非酸化雰囲気で、即ち酸素が含有されない雰囲気で、急速熱処理方法により、または高真空アニーリング方法により遂行される。
【００１６】
本発明による半導体装置の製造方法のさらに他の具体的な一例によると、前記高融点金属シリサイド層は WSix 層、TiSix 層、MoSix 層、TaSix 層、あるいはCoSix 層よりなる一群から選択されたいずれか一つの層であることを特徴とする。
ポリサイドをパタニングするための食刻工程は、高融点金属シリサイドの食刻工程とポリシリコンの食刻工程が順次になされ、前記高融点金属シリサイドの食刻工程は一般的に弗素（Ｆ）と塩素（Ｃｌ）を含有するガス、例えば SF6および Cl2が含有されたガスを使用して乾式食刻し、前記ポリシリコンの食刻工程は弗素（Ｆ）と塩素（Ｃｌ）を含有するガス以外にも多様な種類のプラズマを使用して乾式食刻する。このとき形成されうる食刻副産物の種類はシリサイドの種類と食刻方法および食刻に使用されるガスの種類に従って予想が可能であり、このような副産物の融点や沸点等の特性は公知の資料から容易に調べることができる。ポリサイドの乾式食刻に限らず、いずれの物質層を乾式食刻するときにも食刻に使用されるガスの種類と食刻方式、食刻される物質層の種類等を考慮すれば、乾式食刻過程で形成されうる副産物の種類を予想してその特性を調べることができる。
【００１７】
熱処理温度は、乾式食刻過程で発生が予想される副産物の種類と副産物の沸点により定められる。ここで、副産物の沸点より高い温度という概念は、単純に副産物中で最も高い沸点を有する副産物の沸点以上の温度を意味しない。この温度は個別的な工程の特性を考慮して決定されるべきである。例えば、予想される物質Ａ、Ｂ、Ｃ、ＤおよびＥを含む副産物で沸点の順序がＡ＞Ｂ＞Ｃ＞Ｄ＞Ｅであるとき、実際に最も高い沸点を有する副産物はＡであるが、Ａが形成される可能性が極めて少なかったり、あるいはＡの沸点以上の温度で熱処理することが困難であったり、またはＡの沸点以下の温度で熱処理をしても後続する工程において副産物による問題点が解消されうるということが実験的に立証される場合などには、ＢあるいはＣの沸点を基準に熱処理温度を設定することができる。したがって、実質的には発生が予想される固体副産物の大多数の沸点より高い温度を熱処理温度として設定することが望ましい。この「大多数」の概念は一律的な百分率で示すことができないので、熱処理温度の判断には前記多数の要素が適切に考慮されるべきである。
【００１８】
本発明のさらに他の目的を達成するために、本発明は半導体基板上の任意の下部構造物上にポリシリコン層を形成する段階と、前記ポリシリコン層上に WSi2 層を積層する段階と、前記 WSi2 層上にＨＴＯ層を形成する段階と、前記ＨＴＯ層を写真食刻してＨＴＯパターンを形成する段階と、前記ＨＴＯパターンを食刻マスクとして前記 WSi2 層および前記ポリシリコン層を乾式食刻して WSi2 層パターンおよびポリシリコン層パターンを形成する乾式食刻段階と、前記乾式食刻段階で発生する少なくとも一つの副産物を取り除くために前記乾式食刻段階で発生する前記副産物の沸点より高い温度で前記乾式食刻段階で得られた結果物を熱処理する熱処理段階とを含む半導体装置の製造方法を提供する。
【００１９】
本発明による半導体装置の製造方法の具体的な一例によれば、前記乾式食刻段階は、 SF6、Cl2 およびその混合物よりなる群から選択されたいずれか一つが含有された食刻ガスを使用して前記 WSi2 層を食刻する段階と、Cl2 、HBr 、He-O2 が含有されたガスを使用して前記ポリシリコン層を食刻する段階とを含むことを特徴とする。
【００２０】
本発明による半導体装置の製造方法の他の具体的な一例によると、前記熱処理段階は非酸化性雰囲気で、急速熱処理方法により遂行されたり、高真空アニーリング方法を使用して遂行される。より具体的には前記急速熱処理方法は５００℃〜８００℃の温度範囲でＮ2 、Ａr およびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１０秒〜３０秒間熱処理して遂行され、前記高真空アニーリング方法は５００℃〜７００℃の温度範囲内でＮ2 、Ａr およびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１分〜５分間熱処理して遂行される。
【００２１】
本発明のさらに他の目的を達成するために、本発明は、半導体基板上にゲート酸化膜、ポリシリコン層、 WSi2 層および第１ＨＴＯ層を順次に形成する段階と、前記第１ＨＴＯ層を写真食刻して第１ＨＴＯパターンを形成する段階と、前記第１ＨＴＯパターンを食刻マスクとして前記ゲート酸化膜が露出されるまで前記 WSi2 層および前記ポリシリコン層を乾式食刻して WSi2 層パターンおよびポリシリコン層パターンを形成する乾式食刻段階と、前記乾式食刻段階で発生する副産物を取り除くために前記乾式食刻段階で発生する前記副産物の沸点より高い温度で前記乾式食刻段階で得られた結果物を熱処理する熱処理段階と、前記熱処理段階で得られた結果物の全面に第２ＨＴＯ層を形成した後に前記第２ＨＴＯ層を異方性食刻することにより前記第１ＨＴＯパターン、前記 WSi2 層パターンおよび前記ポリシリコン層パターンの側面にＨＴＯスペーサを形成する段階とを含む半導体装置の製造方法を提供する。
【００２２】
【作用】
半導体装置の任意の構造、特にポリサイドを乾式食刻する過程で発生する副産物を効果的に取り除くことができるので、後続する工程の信頼度を高めて半導体装置の収率を向上させることができ、 WSi2 層／ポリシリコンの構造よりなるポリサイドの乾式食刻時に発生する副産物を効果的に取り除いて良好なプロファィルのＨＴＯスペーサを有するゲートを得ることができる。
【００２３】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
WSi2 ／ポリシリコン構造のゲートを乾式食刻する時に発生する食刻副産物を取り除く方法を例として本発明の概念をより明瞭に説明する。
図３Ａ〜Ｅは本発明による半導体装置の製造方法の一実施例を示す製造工程図である。
【００２４】
図３Ａに示すように、半導体基板３０上にゲート酸化膜３１を形成した後、ゲート酸化膜３１上にポリシリコン層３２を１０００Åの厚さで形成した。続いて、ポリシリコン層３２上に WSi2 層３３を１０００Åの厚さで形成した後、 WSi2 層３３上に通常の低圧化学気相蒸着法により第１ＨＴＯ層３４を１５００Åの厚さで形成した。
【００２５】
次に、図３Ｂに示すように、第１ＨＴＯ層３４上にフォトレジストを蒸着してフォトレジスト膜（図示せず）を形成し、前記フォトレジスト膜をパタニングしてフォトレジストパターン３５を形成した。
次いで、図３Ｃに示すように、フォトレジストパターン３５を食刻マスクとして第１ＨＴＯ層３４を乾式食刻して第１ＨＴＯパターン３４ａを形成した後、フォトレジストパターン３５を取り除いた。
【００２６】
続いて、図３Ｄに示すように、第１ＨＴＯパターン３４ａを食刻マスクとして WSi2 層３３およびポリシリコン層３２を順次に乾式食刻してポリシリコン層パターン３２ａおよび WSi2 層パターン３３ａからなるポリサイド構造のゲートを形成した。この際、 WSi2 層３３は SF6、 Cl2およびその混合物よりなる群から選択されたいずれか一つが含有されたガスを使用して食刻し、ポリシリコン層３２は Cl2、HBr 、He-O2 およびその混合物よりなる群から選択されたいずれか一つが含有されたガスを使用して食刻した。
【００２７】
次いで、 WSi2 層３３およびポリシリコン層３２の乾式食刻過程で発生した副産物を取り除くために、発生が予想される副産物の沸点より高い温度で前記乾式食刻過程で得られた結果物を熱処理した。
前述した方法により WSi2 ／ポリシリコン構造のゲートを形成するために WSi2 層３３とポリシリコン層３２を食刻したとき、形成されうる副産物を表１に示す。
【００２８】
【表１】
表１に示すように、予想される副産物のうち最も高い沸点を有する物は WH2O4であるが、それ以外に WClx 、 WBrx 、WOBrx 、WOCl4 等の固体で形成される大部分の副産物の沸点は３５０℃以下である。したがって、前記熱処理は３５０℃以上の温度で遂行することが適切であるということが判る。
【００２９】
本実施例においては、前記熱処理は非酸化性雰囲気で、すなわち酸素が含有されない（Oxyzen free)雰囲気で、急速熱処理方法、あるいは高真空アニーリング方法を使用して遂行した。具体的には、急速熱処理方法による場合には５００℃〜８００℃の温度範囲でＮ2 、Ａｒおよびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１０秒〜３０秒間熱処理し、高真空（≒１０-8Torr) アニーリング方法を使用した場合には、５００℃〜７００℃の温度範囲でＮ2 、Ａｒおよびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１分〜５分間熱処理した。
【００３０】
前記食刻副産物除去のための熱処理を行った後に、図３Ｅに示すように、低圧化学気相蒸着法により SiH4 および N2Oガスを利用して前記熱処理で得られた結果物の全面に第２ＨＴＯ層（図示せず）を形成し前記第２ＨＴＯ層を異方性食刻することにより、第１ＨＴＯパターン３４ａ、ポリシリコン層パターン３２ａおよび WSi2 層パターン３３ａの側面にＨＴＯスペーサ３６を形成した。
【００３１】
図４は、本実施例により得られたＨＴＯスペーサをトップビューで観察したＳＥＭ写真である。乾式食刻工程で発生した副産物を熱処理により完全除去することにより、ハンプ現象を示さない良好なＨＴＯスペーサのプロファィルが得られた。
図５は、ゲートの形成工程において、本発明のように熱処理を遂行した場合と従来のように熱処理を遂行しない場合とでゲートとパッドポリシリコン間の漏洩電流（Leakage Current)を比較したグラフである。図５で、横軸は漏洩電流を示し、縦軸は累積分布を示す。本発明の方法により、急速熱処理方法（図５で□と図示）または高真空アニーリング方法（図５で△と図示）を利用して熱処理を遂行した場合には、従来の方法による場合（図５で○と図示）に比して漏洩電流がはるかに少ないことが判る。
【００３２】
以上、本発明を実施例をあげて説明したが、本発明はこれに限定されず、本発明の範囲内で多様な変形が可能である。
【００３３】
【発明の効果】
以上のように、本発明の半導体装置の製造方法によれば、半導体装置の任意の構造、特にポリサイドの乾式食刻過程で発生する副産物を効果的に取り除くことができるので、後続する工程の信頼性を向上させて製造される半導体装置の収率を高めることができ、また WSi2/ポリシリコン構造を有するゲート形成工程で、食刻過程で発生する副産物を完全に取り除いて良好なプロファィルを有するＨＴＯスペーサを形成することにより、ゲートと後続する工程で形成されるパッドポリシリコン間の漏洩電流を最小化させうる。
【図面の簡単な説明】
【図１】従来の WSi2/ポリシリコン構造のゲートの形成方法を示す断面図である。
【図２】従来の方法によりゲートを形成するとき食刻過程で発生する副産物により発生する問題点を示す説明図であり、Ａは図１に示す従来の方法で得られたＨＴＯスペーサをトップビューで観察したＳＥＭ写真、Ｂは副産物により生じたハンプ現象を示す断面図、Ｃはハンプ現象により発生しうる後続する工程における問題点を示す断面図である。
【図３】本発明による半導体装置の製造方法を示す断面図である。
【図４】本発明による実施例により得られたＨＴＯスペーサをトップビューで観察したＳＥＭ写真である。
【図５】ゲートの形成工程において、本発明のように熱処理を遂行した場合と従来のように熱処理を遂行しない場合とでゲートとパッドポリシリコン間の漏洩電流を比較した特性図である。
【符号の説明】
１０ 半導体基板
１１ ゲート酸化膜
１２ ポリシリコン層
１２ａ ポリシリコン層パターン
１３ WSi2層
１３ａ WSi2層パターン
１４ ＨＴＯ層
１４ａ ＨＴＯパターン
１５ フォトレジストパターン
１６ 食刻副産物
１７ ＨＴＯスペーサ
２２ 副産物
２３ ＨＴＯスペーサ
２４ パッドポリシリコン
２５ スリット
３０ 半導体基板
３１ ゲート酸化膜
３２ ポリシリコン層
３２ａ ポリシリコン層パターン
３３ WSi2層（高融点金属シリサイド層）
３３ａ WSi2層パターン（高融点金属シリサイド層パターン）
３４ 第１ＨＴＯ層（ＨＴＯ層）
３４ａ 第１ＨＴＯパターン（ＨＴＯパターン）
３５ フォトレジストパターン
３６ ＨＴＯスペーサ
【産業上の利用分野】
本発明は半導体装置の製造方法に係り、より具体的にはポリシリコン上に高融点金属シリサイド（Refractory Metal Silicide)を積層して形成されたポリサイド（Policide) の乾式食刻時に発生する副産物の除去方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が増加するにつれ、低抵抗配線の重要性が増大しており、最近ではポリシリコンを代替する配線構造としてポリシリコン上に高融点金属シリサイドを形成させた構造であるポリサイド構造が低抵抗配線素材としてビットラインやゲートなどに広く使用されている。半導体製造工程において、通常このようなポリサイドの構造のパタニングはプラズマ食刻やＲＩＥ（Reactive Ion Etching) 方法などの乾式食刻方法により遂行される。
【０００３】
【発明が解決しようとする課題】
しかし、この乾式食刻工程の遂行過程で多数の食刻副産物が発生し、この食刻副産物が除去されない状態で後続する工程が行われると後続する配線とのショート（short)が発生するなどの多数の問題が生じる。
以下、ポリサイド構造を乾式食刻する過程で発生する副産物による問題点を説明するために、ポリサイド構造が広く採用されているゲートの形成工程を説明する。
【０００４】
図１Ａ〜Ｅは従来のWSi2／ポリシリコン構造のゲートの形成方法を示す断面図である。
図１Ａに示すように、半導体基板１０上にゲート酸化膜１１、ポリシリコン層１２、WSi2層１３およびＨＴＯ（High Temperature Oxide) 層１４を順に形成する。
【０００５】
次に、図１Ｂに示すように、ＨＴＯ層１４上にフォトレジストを塗布しパタニングしてフォトレジストパターン１５を形成する。
次いで、図１Ｃに示すように、フォトレジストパターン１５を食刻マスクとしてWSi2層１３が露出されるまでＨＴＯ層１４を食刻した後、フォトレジストパターン１５をストリップして取り除くことによりＨＴＯパターン１４ａを形成する。
【０００６】
乾式食刻段階で得られた 続いて、図１Ｄに示すように、ＨＴＯパターン１４ａを食刻マスクとしてWSi2層１３およびポリシリコン層１２を乾式食刻することにより、WSi2層パターン１３ａおよびポリシリコン層パターン１２ａよりなるポリサイド構造のゲートを得る。
次に、図１Ｅに示すように、前記乾式食刻段階で得られた結果物上に通常の低圧化学気相蒸着（ＬＰＣＶＤ）法によりＨＴＯを蒸着した後、全面異方性食刻してＨＴＯスペーサ１７を形成する。
【０００７】
このような従来の方法によるゲート形成方法によると、WSi2層１３およびポリシリコン層１２の乾式食刻工程過程において、図１Ｄに示すように、WSi2層パターン１３ａおよびポリシリコン層パターン１２ａよりなるポリサイド構造のゲートの側壁に食刻副産物１６が吸着される。
図２Ａ〜Ｃは前述した従来の方法によりゲートを形成する場合に食刻過程で生じる副産物により発生する問題点を説明するための図面である。
【０００８】
図２Ａは図１ＥにおけるＨＴＯスペーサをトップビュー（Top View) で観察したＳＥＭ写真である。スペーサのプロファィルがふっくらと出るハンプ（Hump) 現象が発生していることが判る。
本発明者は、このようなハンプ現象の原因を糾明するために、Supreme 4 (Ver 5.1 System)プログラムを利用してWSi2層の側壁に副産物が存在するときのＨＴＯスペーサのプロファィルをシミュレーション（Simulation) した。
【０００９】
図２Ｂはそのシミュレーション結果を示した図面である。図２Ｂに示したように、WSi2層２１の側壁に副産物２２が存在するとＨＴＯスペーサ２３のプロファィルがふっくらとなるハンプ現象が発生することが確認できた。
図２Ｃは前記ハンプ現象により発生しうる後続する工程における問題点を示す図面である。ゲートの乾式食刻工程で形成された副産物がゲートの側壁に吸着されている状態でＨＴＯスペーサ２３を形成すると前述したようにスペーサ２３のプロファィルがふっくらと出るハンプ現象が発生し、後続する工程であるパッドポリシリコン２４形成工程前に行われるクリーニング工程を遂行すると前記副産物がエッチングされて副産物が吸着されていた部位にスリット（Slit) ２５が形成される。この状態でパッドポリシリコン２４が形成されると、ゲートとパッドポリシリコン２４との間にショートが発生する。
【００１０】
以上説明したように、ポリサイドの乾式食刻過程で発生する副産物を除去しないと、後続する工程の信頼度が低下して半導体装置の収率が低くなる。
このような乾式食刻工程で発生する副産物の除去問題は、ポリサイド構造の食刻に限らず、ポリシリコン層の食刻時や、ＡｌやＡｌが含有された合金層からなる下部導電層上の絶縁層をオーバエッチング（Over-etching) する時にも副産物が発生する。これらの副産物も効率的に取り除くことが必要である。
【００１１】
本発明の目的は、半導体装置の任意の構造において乾式食刻時に発生する副産物を効果的に取り除くための半導体装置の製造方法を提供することにある。
本発明の他の目的は、ポリサイドを乾式食刻する過程で発生する副産物を効果的に取り除く方法を提供することにある。
本発明のさらに他の目的は、WSi2層／ポリシリコン構造からなるポリサイドを乾式食刻する過程で発生する食刻副産物を効果的に取り除く方法を提供することにある。
【００１２】
本発明のさらに他の目的はWSi2層／ポリシリコンの構造からなるポリサイドを乾式食刻する過程で発生する食刻副産物を効果的に取り除いて安定した構造を有するＨＴＯスペーサを形成させうるゲート形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために、本発明は、任意の第１物質からなる第１物質層を乾式食刻する乾式食刻段階と、前記乾式食刻段階で発生する副産物を取り除くために前記副産物の沸点より高い温度で前記結果物を熱処理する熱処理段階とを含む半導体装置の製造方法を提供する。ここで、熱処理段階は急速熱処理（Rapid Thermal Processing) 方法や、高真空(High Vacuum) アニーリング（Annealing)方法により遂行される。
【００１４】
本発明の他の目的を達成するために、本発明は、半導体基板上の任意の下部構造物上にポリシリコン層を形成する段階と、前記ポリシリコン層上に高融点金属シリサイド層を形成する段階と、前記ポリシリコン層および前記高融点金属シリサイド層を乾式食刻してポリシリコン層パターンおよび高融点金属シリサイド層パターンを形成する乾式食刻段階と、前記乾式食刻段階で発生する少なくとも一つの副産物を取り除くために前記乾式食刻段階で得られた結果物を熱処理する熱処理段階とを含む半導体装置の製造方法を提供する。
【００１５】
本発明による半導体装置の製造方法の具体的な一例によれば、前記熱処理段階は前記乾式食刻段階で発生する前記副産物の沸点より高い温度で遂行されることをその特徴とする。
本発明による半導体装置の製造方法の他の具体的な一例によると、前記熱処理段階は非酸化雰囲気で、即ち酸素が含有されない雰囲気で、急速熱処理方法により、または高真空アニーリング方法により遂行される。
【００１６】
本発明による半導体装置の製造方法のさらに他の具体的な一例によると、前記高融点金属シリサイド層は WSix 層、TiSix 層、MoSix 層、TaSix 層、あるいはCoSix 層よりなる一群から選択されたいずれか一つの層であることを特徴とする。
ポリサイドをパタニングするための食刻工程は、高融点金属シリサイドの食刻工程とポリシリコンの食刻工程が順次になされ、前記高融点金属シリサイドの食刻工程は一般的に弗素（Ｆ）と塩素（Ｃｌ）を含有するガス、例えば SF6および Cl2が含有されたガスを使用して乾式食刻し、前記ポリシリコンの食刻工程は弗素（Ｆ）と塩素（Ｃｌ）を含有するガス以外にも多様な種類のプラズマを使用して乾式食刻する。このとき形成されうる食刻副産物の種類はシリサイドの種類と食刻方法および食刻に使用されるガスの種類に従って予想が可能であり、このような副産物の融点や沸点等の特性は公知の資料から容易に調べることができる。ポリサイドの乾式食刻に限らず、いずれの物質層を乾式食刻するときにも食刻に使用されるガスの種類と食刻方式、食刻される物質層の種類等を考慮すれば、乾式食刻過程で形成されうる副産物の種類を予想してその特性を調べることができる。
【００１７】
熱処理温度は、乾式食刻過程で発生が予想される副産物の種類と副産物の沸点により定められる。ここで、副産物の沸点より高い温度という概念は、単純に副産物中で最も高い沸点を有する副産物の沸点以上の温度を意味しない。この温度は個別的な工程の特性を考慮して決定されるべきである。例えば、予想される物質Ａ、Ｂ、Ｃ、ＤおよびＥを含む副産物で沸点の順序がＡ＞Ｂ＞Ｃ＞Ｄ＞Ｅであるとき、実際に最も高い沸点を有する副産物はＡであるが、Ａが形成される可能性が極めて少なかったり、あるいはＡの沸点以上の温度で熱処理することが困難であったり、またはＡの沸点以下の温度で熱処理をしても後続する工程において副産物による問題点が解消されうるということが実験的に立証される場合などには、ＢあるいはＣの沸点を基準に熱処理温度を設定することができる。したがって、実質的には発生が予想される固体副産物の大多数の沸点より高い温度を熱処理温度として設定することが望ましい。この「大多数」の概念は一律的な百分率で示すことができないので、熱処理温度の判断には前記多数の要素が適切に考慮されるべきである。
【００１８】
本発明のさらに他の目的を達成するために、本発明は半導体基板上の任意の下部構造物上にポリシリコン層を形成する段階と、前記ポリシリコン層上に WSi2 層を積層する段階と、前記 WSi2 層上にＨＴＯ層を形成する段階と、前記ＨＴＯ層を写真食刻してＨＴＯパターンを形成する段階と、前記ＨＴＯパターンを食刻マスクとして前記 WSi2 層および前記ポリシリコン層を乾式食刻して WSi2 層パターンおよびポリシリコン層パターンを形成する乾式食刻段階と、前記乾式食刻段階で発生する少なくとも一つの副産物を取り除くために前記乾式食刻段階で発生する前記副産物の沸点より高い温度で前記乾式食刻段階で得られた結果物を熱処理する熱処理段階とを含む半導体装置の製造方法を提供する。
【００１９】
本発明による半導体装置の製造方法の具体的な一例によれば、前記乾式食刻段階は、 SF6、Cl2 およびその混合物よりなる群から選択されたいずれか一つが含有された食刻ガスを使用して前記 WSi2 層を食刻する段階と、Cl2 、HBr 、He-O2 が含有されたガスを使用して前記ポリシリコン層を食刻する段階とを含むことを特徴とする。
【００２０】
本発明による半導体装置の製造方法の他の具体的な一例によると、前記熱処理段階は非酸化性雰囲気で、急速熱処理方法により遂行されたり、高真空アニーリング方法を使用して遂行される。より具体的には前記急速熱処理方法は５００℃〜８００℃の温度範囲でＮ2 、Ａr およびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１０秒〜３０秒間熱処理して遂行され、前記高真空アニーリング方法は５００℃〜７００℃の温度範囲内でＮ2 、Ａr およびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１分〜５分間熱処理して遂行される。
【００２１】
本発明のさらに他の目的を達成するために、本発明は、半導体基板上にゲート酸化膜、ポリシリコン層、 WSi2 層および第１ＨＴＯ層を順次に形成する段階と、前記第１ＨＴＯ層を写真食刻して第１ＨＴＯパターンを形成する段階と、前記第１ＨＴＯパターンを食刻マスクとして前記ゲート酸化膜が露出されるまで前記 WSi2 層および前記ポリシリコン層を乾式食刻して WSi2 層パターンおよびポリシリコン層パターンを形成する乾式食刻段階と、前記乾式食刻段階で発生する副産物を取り除くために前記乾式食刻段階で発生する前記副産物の沸点より高い温度で前記乾式食刻段階で得られた結果物を熱処理する熱処理段階と、前記熱処理段階で得られた結果物の全面に第２ＨＴＯ層を形成した後に前記第２ＨＴＯ層を異方性食刻することにより前記第１ＨＴＯパターン、前記 WSi2 層パターンおよび前記ポリシリコン層パターンの側面にＨＴＯスペーサを形成する段階とを含む半導体装置の製造方法を提供する。
【００２２】
【作用】
半導体装置の任意の構造、特にポリサイドを乾式食刻する過程で発生する副産物を効果的に取り除くことができるので、後続する工程の信頼度を高めて半導体装置の収率を向上させることができ、 WSi2 層／ポリシリコンの構造よりなるポリサイドの乾式食刻時に発生する副産物を効果的に取り除いて良好なプロファィルのＨＴＯスペーサを有するゲートを得ることができる。
【００２３】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
WSi2 ／ポリシリコン構造のゲートを乾式食刻する時に発生する食刻副産物を取り除く方法を例として本発明の概念をより明瞭に説明する。
図３Ａ〜Ｅは本発明による半導体装置の製造方法の一実施例を示す製造工程図である。
【００２４】
図３Ａに示すように、半導体基板３０上にゲート酸化膜３１を形成した後、ゲート酸化膜３１上にポリシリコン層３２を１０００Åの厚さで形成した。続いて、ポリシリコン層３２上に WSi2 層３３を１０００Åの厚さで形成した後、 WSi2 層３３上に通常の低圧化学気相蒸着法により第１ＨＴＯ層３４を１５００Åの厚さで形成した。
【００２５】
次に、図３Ｂに示すように、第１ＨＴＯ層３４上にフォトレジストを蒸着してフォトレジスト膜（図示せず）を形成し、前記フォトレジスト膜をパタニングしてフォトレジストパターン３５を形成した。
次いで、図３Ｃに示すように、フォトレジストパターン３５を食刻マスクとして第１ＨＴＯ層３４を乾式食刻して第１ＨＴＯパターン３４ａを形成した後、フォトレジストパターン３５を取り除いた。
【００２６】
続いて、図３Ｄに示すように、第１ＨＴＯパターン３４ａを食刻マスクとして WSi2 層３３およびポリシリコン層３２を順次に乾式食刻してポリシリコン層パターン３２ａおよび WSi2 層パターン３３ａからなるポリサイド構造のゲートを形成した。この際、 WSi2 層３３は SF6、 Cl2およびその混合物よりなる群から選択されたいずれか一つが含有されたガスを使用して食刻し、ポリシリコン層３２は Cl2、HBr 、He-O2 およびその混合物よりなる群から選択されたいずれか一つが含有されたガスを使用して食刻した。
【００２７】
次いで、 WSi2 層３３およびポリシリコン層３２の乾式食刻過程で発生した副産物を取り除くために、発生が予想される副産物の沸点より高い温度で前記乾式食刻過程で得られた結果物を熱処理した。
前述した方法により WSi2 ／ポリシリコン構造のゲートを形成するために WSi2 層３３とポリシリコン層３２を食刻したとき、形成されうる副産物を表１に示す。
【００２８】
【表１】
【００２９】
本実施例においては、前記熱処理は非酸化性雰囲気で、すなわち酸素が含有されない（Oxyzen free)雰囲気で、急速熱処理方法、あるいは高真空アニーリング方法を使用して遂行した。具体的には、急速熱処理方法による場合には５００℃〜８００℃の温度範囲でＮ2 、Ａｒおよびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１０秒〜３０秒間熱処理し、高真空（≒１０-8Torr) アニーリング方法を使用した場合には、５００℃〜７００℃の温度範囲でＮ2 、Ａｒおよびその混合物よりなる群から選択されたいずれか一つの不活性ガス雰囲気で１分〜５分間熱処理した。
【００３０】
前記食刻副産物除去のための熱処理を行った後に、図３Ｅに示すように、低圧化学気相蒸着法により SiH4 および N2Oガスを利用して前記熱処理で得られた結果物の全面に第２ＨＴＯ層（図示せず）を形成し前記第２ＨＴＯ層を異方性食刻することにより、第１ＨＴＯパターン３４ａ、ポリシリコン層パターン３２ａおよび WSi2 層パターン３３ａの側面にＨＴＯスペーサ３６を形成した。
【００３１】
図４は、本実施例により得られたＨＴＯスペーサをトップビューで観察したＳＥＭ写真である。乾式食刻工程で発生した副産物を熱処理により完全除去することにより、ハンプ現象を示さない良好なＨＴＯスペーサのプロファィルが得られた。
図５は、ゲートの形成工程において、本発明のように熱処理を遂行した場合と従来のように熱処理を遂行しない場合とでゲートとパッドポリシリコン間の漏洩電流（Leakage Current)を比較したグラフである。図５で、横軸は漏洩電流を示し、縦軸は累積分布を示す。本発明の方法により、急速熱処理方法（図５で□と図示）または高真空アニーリング方法（図５で△と図示）を利用して熱処理を遂行した場合には、従来の方法による場合（図５で○と図示）に比して漏洩電流がはるかに少ないことが判る。
【００３２】
以上、本発明を実施例をあげて説明したが、本発明はこれに限定されず、本発明の範囲内で多様な変形が可能である。
【００３３】
【発明の効果】
以上のように、本発明の半導体装置の製造方法によれば、半導体装置の任意の構造、特にポリサイドの乾式食刻過程で発生する副産物を効果的に取り除くことができるので、後続する工程の信頼性を向上させて製造される半導体装置の収率を高めることができ、また WSi2/ポリシリコン構造を有するゲート形成工程で、食刻過程で発生する副産物を完全に取り除いて良好なプロファィルを有するＨＴＯスペーサを形成することにより、ゲートと後続する工程で形成されるパッドポリシリコン間の漏洩電流を最小化させうる。
【図面の簡単な説明】
【図１】従来の WSi2/ポリシリコン構造のゲートの形成方法を示す断面図である。
【図２】従来の方法によりゲートを形成するとき食刻過程で発生する副産物により発生する問題点を示す説明図であり、Ａは図１に示す従来の方法で得られたＨＴＯスペーサをトップビューで観察したＳＥＭ写真、Ｂは副産物により生じたハンプ現象を示す断面図、Ｃはハンプ現象により発生しうる後続する工程における問題点を示す断面図である。
【図３】本発明による半導体装置の製造方法を示す断面図である。
【図４】本発明による実施例により得られたＨＴＯスペーサをトップビューで観察したＳＥＭ写真である。
【図５】ゲートの形成工程において、本発明のように熱処理を遂行した場合と従来のように熱処理を遂行しない場合とでゲートとパッドポリシリコン間の漏洩電流を比較した特性図である。
【符号の説明】
１０ 半導体基板
１１ ゲート酸化膜
１２ ポリシリコン層
１２ａ ポリシリコン層パターン
１３ WSi2層
１３ａ WSi2層パターン
１４ ＨＴＯ層
１４ａ ＨＴＯパターン
１５ フォトレジストパターン
１６ 食刻副産物
１７ ＨＴＯスペーサ
２２ 副産物
２３ ＨＴＯスペーサ
２４ パッドポリシリコン
２５ スリット
３０ 半導体基板
３１ ゲート酸化膜
３２ ポリシリコン層
３２ａ ポリシリコン層パターン
３３ WSi2層（高融点金属シリサイド層）
３３ａ WSi2層パターン（高融点金属シリサイド層パターン）
３４ 第１ＨＴＯ層（ＨＴＯ層）
３４ａ 第１ＨＴＯパターン（ＨＴＯパターン）
３５ フォトレジストパターン
３６ ＨＴＯスペーサ
Claims (18)
- 半導体基板上の任意の下部構造物上にポリシリコン層を形成する段階と、
前記ポリシリコン層上に高融点金属シリサイド層を形成する段階と、
前記ポリシリコン層および前記高融点金属シリサイド層を乾式食刻してポリシリコン層パターンおよび高融点金属シリサイド層パターンを形成する乾式食刻段階と、
前記乾式食刻段階で発生する少なくとも一つの副産物を取り除くために前記結果物を熱処理する熱処理段階とを含み、
前記熱処理は、前記乾式食刻段階で発生する前記副産物の沸点より高い温度で且つ非酸化性雰囲気で遂行されることを特徴とする半導体装置の製造方法。 - 前記熱処理が急速熱処理であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記熱処理が高真空アニーリングであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記非酸化性雰囲気が少なくとも一つの不活性ガスよりなることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記不活性ガスは、窒素、アルゴンおよびその混合物よりなる群から選択されたいずれか一つであることを特徴とする請求項４記載の半導体装置の製造方法。
- 前記高融点金属シリサイド層は、WSix層、TiSix層、MoSix層、TaSix層およびCoSix層よりなる群から選択されたいずれか一つの層からなることを特徴とする請求項１記載の半導体装置の製造方法。
- 半導体基板上の任意の下部構造物上にポリシリコン層を形成する段階と、
前記ポリシリコン層上にWSi2層を積層する段階と、
前記WSi2層上にＨＴＯ層を形成する段階と、
前記ＨＴＯ層を写真食刻してＨＴＯパターンを形成する段階と、
前記ＨＴＯパターンを食刻マスクとして前記WSi2層および前記ポリシリコン層を乾式食刻してWSi2層パターンおよびポリシリコン層パターンを形成する乾式食刻段階と、
前記乾式食刻段階で発生する副産物を取り除くために前記乾式食刻段階で発生する前記副産物の沸点より高い温度で前記乾式食刻段階で得られた結果物を熱処理する熱処理段階とを含むことを特徴とする半導体装置の製造方法。 - 前記乾式食刻段階は、
SF6、Cl2およびその混合物よりなる群から選択されたいずれか一つが含有された食刻ガスを使用して前記WSi2層を食刻する段階と、
Cl2、HBr、He-O2およびその混合物よりなる群から選択されたいずれか一つが含有された食刻ガスを使用して前記ポリシリコン層を食刻する段階とを含むことを特徴とする請求項７記載の半導体装置の製造方法。 - 前記熱処理が急速熱処理であることを特徴とする請求項７記載の半導体装置の製造方法。
- 前記熱処理が高真空アニーリングであることを特徴とする請求項７記載の半導体装置の製造方法。
- 前記急速熱処理は約５００℃〜８００℃の温度範囲で遂行されることを特徴とする請求項９記載の半導体装置の製造方法。
- 前記急速熱処理は約１０秒〜３０秒間遂行されることを特徴とする請求項９記載の半導体装置の製造方法。
- 前記高真空アニーリングは５００℃〜７００℃の温度範囲で遂行されることを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記高真空アニーリングは１分〜５分間遂行されることを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記熱処理が非酸化性ガス雰囲気で遂行されることを特徴とする請求項７記載の半導体装置の製造方法。
- 前記非酸化性ガス雰囲気が少なくとも一つの不活性ガスよりなることを特徴とする請求項１５記載の半導体装置の製造方法。
- 前記不活性ガスは、窒素、アルゴンおよびその混合物よりなる群から選択されたいずれか一つであることを特徴とする請求項１６記載の半導体装置の製造方法。
- 半導体基板上にゲート酸化膜、ポリシリコン層、WSi2層および第１ＨＴＯ層を順次に形成する段階と、
前記第１ＨＴＯ層を写真食刻して第１ＨＴＯパターンを形成する段階と、
前記第１ＨＴＯパターンを食刻マスクとして前記ゲート酸化膜が露出されるまで前記WSi2層および前記ポリシリコン層を乾式食刻してWSi2層パターンおよびポリシリコン層パターンを形成する乾式食刻段階と、
前記乾式食刻段階で発生する副産物を取り除くために前記乾式食刻段階で発生する前記副産物の沸点より高い温度で前記乾式食刻段階で得られた結果物を熱処理する熱処理段階と、
前記熱処理段階で得られた結果物の全面に第２ＨＴＯ層を形成した後に前記第２ＨＴＯ層を異方性食刻することにより、前記第１ＨＴＯパターン、前記WSi2層パターンおよび前記ポリシリコン層パターンの側面にＨＴＯスペーサを形成する段階とを含むことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993P32280 | 1993-12-31 | ||
| KR1019930032280A KR970009974B1 (ko) | 1993-12-31 | 1993-12-31 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254602A JPH07254602A (ja) | 1995-10-03 |
| JP3652392B2 true JP3652392B2 (ja) | 2005-05-25 |
Family
ID=19375146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33895494A Expired - Lifetime JP3652392B2 (ja) | 1993-12-31 | 1994-12-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3652392B2 (ja) |
| KR (1) | KR970009974B1 (ja) |
| TW (1) | TW262567B (ja) |
-
1993
- 1993-12-31 KR KR1019930032280A patent/KR970009974B1/ko not_active IP Right Cessation
-
1994
- 1994-12-28 JP JP33895494A patent/JP3652392B2/ja not_active Expired - Lifetime
- 1994-12-28 TW TW083112299A patent/TW262567B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07254602A (ja) | 1995-10-03 |
| KR970009974B1 (ko) | 1997-06-19 |
| KR950021193A (ko) | 1995-07-26 |
| TW262567B (ja) | 1995-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8158509B2 (en) | Method of manufacturing semiconductor device | |
| US4470189A (en) | Process for making polycide structures | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| US5707901A (en) | Method utilizing an etch stop layer | |
| US5674782A (en) | Method for efficiently removing by-products produced in dry-etching | |
| JP2809087B2 (ja) | 配線形成方法 | |
| KR100280866B1 (ko) | 반도체장치의 제조방법 | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP4307544B2 (ja) | 半導体装置のメタルパターンの形成方法 | |
| KR100847365B1 (ko) | 잔류물 제거시 보조하기 위한 등방성 저항기 보호 식각 | |
| JP3652392B2 (ja) | 半導体装置の製造方法 | |
| KR0149572B1 (ko) | 구리막 식각방법 | |
| KR100243283B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100286773B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100518527B1 (ko) | 저저항의 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| KR100290778B1 (ko) | 반도체소자의게이트 형성방법 | |
| KR20000040110A (ko) | 반도체 소자의 제조방법 | |
| KR19980033883A (ko) | 반도체 디바이스의 금속배선 형성방법 | |
| KR20000039795A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR19990039102A (ko) | 반도체 장치의 폴리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |