JP4307544B2 - 半導体装置のメタルパターンの形成方法 - Google Patents

半導体装置のメタルパターンの形成方法 Download PDF

Info

Publication number
JP4307544B2
JP4307544B2 JP2001166573A JP2001166573A JP4307544B2 JP 4307544 B2 JP4307544 B2 JP 4307544B2 JP 2001166573 A JP2001166573 A JP 2001166573A JP 2001166573 A JP2001166573 A JP 2001166573A JP 4307544 B2 JP4307544 B2 JP 4307544B2
Authority
JP
Japan
Prior art keywords
film
pattern
metal
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001166573A
Other languages
English (en)
Other versions
JP2002026021A (ja
Inventor
源祥 宋
仁善 朴
京範 具
榮泉 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002026021A publication Critical patent/JP2002026021A/ja
Application granted granted Critical
Publication of JP4307544B2 publication Critical patent/JP4307544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置のメタルパターンの形成方法に関するものであり、より具体的には、メタル膜パターンの形成後に他工程の間接的な影響によって安定性や付着力が弱くなる問題を解決し、向上した品質を有する半導体装置のメタルパターンの形成方法に関するものである。
【０００２】
【従来の技術】
近来、コンピュータのような情報媒体の急速な普及に伴って、半導体装置は飛躍的に発展している。その機能面において、半導体装置は高速に動作することと同時に大容量の貯蔵能力を有することが要求される。このような要求に応じて、半導体装置は集積度、信頼性および応答速度などを向上させる方向に製造技術が発展している。これによって、半導体装置の集積度向上のために製造技術に関する要求が厳しくなっているだけでなく、製造技術と関連して半導体装置を構成する物質に関する要求も厳しくなっている。
【０００３】
特に、半導体装置の集積度を向上させるために素子の線幅がサブ−ミクロン以下のサイズに減少することに従って、チャネル長さ、活性領域間の距離、ビアホールやスタッドの大きさ、メタル間接触幅などの値が減少する。これによって、トランジスターではショートチャネル効果（ＳＣＥ：ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）または安定性の面でいろいろな問題が発生し、メタルパターンではメタル線幅の減少によって抵抗や膜付着力の面で問題が発生している。
【０００４】
特に、メタル膜を塗布してメタルパターンを形成する工程の実施や、後続の他工程の間接的な影響によって、メタル膜パターンの安定性や付着力が劣化する場合がある。
図１から図４には、従来の方法によるメタルパターンの形成方法を工程順序に従って簡略化して説明するための断面図を示した。
【０００５】
まず、図１を参照すれば、不純物ドーピング領域１０１が形成された半導体基板１００の上部にはフォトリソグラフィによって形成された開口部１１２を有するシリコン酸化物の絶縁膜１１０が形成されている。
図２に示すように、メタルパターンを形成するための工程を実施するのに、まず、ＴｉをスパッタリングやＣＶＤ方法により約３０〜５００Å厚みに蒸着して、Ｔｉ膜１２１を形成する。Ｔｉ膜１２１は、後続して蒸着されるメタル物質と下部のシリコン酸化物層との間の付着力を向上させるために適用される。この上部に後続工程で形成されるメタル膜のメタル物質が下部の活性領域に浸透することを防止するための長壁層として、ＴｉＮ膜１２２を約５０〜２０００Å厚みに形成する。以後、タングステン、アルミニウムなどのようなメタルを約３００〜８０００Å厚みに塗布してメタル膜１２３を形成し、これの上部にＳｉＮを塗布してＳｉＮ膜１２４を形成する。
【０００６】
ＳｉＮ膜１２４はシラン（ＳｉＨ4）ガスと窒素（Ｎ2）ガスの混合ガスまたはシラン（ＳｉＨ4）ガスと酸化窒素（Ｎ2Ｏ）ガスの混合ガスの存在下で約４００〜６００℃の温度で加熱すれば、低圧化学気相堆積（ＬＰＣＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法でＳｉＮが堆積して形成される。低圧化学気相堆積方式は２００から７００ｔｏｒｒ（２．６６×１０4から９．３１×１０4Ｐａ）程度の反応容器内で単純な熱エネルギーによる化学反応を利用して薄膜を堆積する方法であって、膜の均一性とステップカバレッジが優れ、多数のウェーハ上に一度に堆積工程を実施することができるために、いろいろな面で多くの長所を有する堆積方法である。
【０００７】
その後、フォトレジストを塗布し、フォトリソグラフィによってフォトレジストパターン１３０を形成する。
図３を参照すれば、フォトレジストパターン１３０をエッチングマスクにして上部膜から順に異方性エッチングを実施し、所望の膜パターンになるようにする。得られるパターンは、上部からフォトレジストパターン１３０、ＳｉＮパターン１２４ａ、メタル膜パターン１２３ａ、ＴｉＮパターン１２２ａおよびＴｉパターン１２１ａが順に形成されている。メタル膜パターン１３３ａの上部のＳｉＮパターン１２４ａは、後に実施されるフォトリソグラフィ工程で反射防止膜としての役割をし、メタルパターンの側壁に形成されるＳｉＮスペーサのショルダーを補強する役割もする。このようなパターンを形成すれば、図面に示されたように各パターンの側壁即ち、Ｔｉパターンの側壁１２１ｂ、ＴｉＮパターンの側壁１２２ｂ、メタル膜パターンの側壁１２３ｂならびにＳｉＮパターンの側壁１２４ｂが露出するということが分かる。
【０００８】
図４を参照すれば、フォトレジストパターン１３０を除去して得られるパターンの上部にＳｉＮを塗布した後、エッチバック工程によりエッチングして、メタルパターンの側壁に以後メタルの酸化を防止しＳＡＣ（ｓｅｌｆ ａｌｉｇｎｅｄ ｃｏｎｔａｃｔ ｈｏｌｅ）形成工程のためのＳｉＮスペーサ１２５を形成し、メタルパターン１２０を得る。前記ＳＡＣ工程について簡単に説明すると、次のような工程である。
【０００９】
最近、半導体装置は０．１５μｍ以下のデザインルールを有することに伴い、コンタクトホールの線幅（ＣＤ：ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）は縮小され、コンタクトホールが形成される層間絶縁層（ＩＬＤ：ｉｎｔｅｒｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ）はより厚く形成される。その結果、コンタクトホールの形成時に工程マージンの確保が難しくなることに伴い、最近では工程マージンの確保のために側壁にスペーサを形成している。ここで、スペーサを工程マージンとして確保するために、これをショルダーマージン（ｓｈｏｕｌｄｅｒ ｍａｒｇｉｎ）ともいう。
【００１０】
ＳｉＮスペーサ１２５は、ＳｉＮ膜１２４を形成するときと同様に、ＬＰＣＶＤ方法によって形成されるが、この時も約４００〜６００℃の温度で加熱される。
上述したようなメタルパターンの形成工程の実施中にメタル膜に影響を及ぼす要因として、以下の例を挙げることができる。
【００１１】
メタルパターンの形成後、後続のスペーサ形成工程などによってメタル膜が影響を受ける例として、熱的負担（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）による不良発生を挙げることができる。熱的負担によって絶縁膜のようにメタルパターンの周辺にある膜からガスが発生する可能性があるが、発生したガスのうちで、特に酸素、水蒸気などは酸化剤であるために、周辺の露出したメタルパターン、特に反応性が大きいＴｉパターンの露出した部分を酸化させる可能性がある。この場合、メタルパターンの付着力や安定性が減少する。具体的には、酸化されたＴｉパターンの上部にはストレスが強いメタル膜パターンが形成されているために、Ｔｉパターン縁部分のストレス集中点に臨界値以上のストレスが加われば、膜の脱落が惹起される可能性がある。
【００１２】
図５は、半導体素子に適用される絶縁膜を後続の膜形成工程で適用される条件で熱処理したときに発生するガスを測定して得られたグラフであって、ａはＨ2Ｏガスの測定結果であり、ｂはＯ2ガスの測定結果である。絶縁膜としては、シリコン酸化物を適用し、後続して形成される膜としては、スペーサとして形成されるＳｉＮ膜を適用した。図面から、相当な量の酸化剤ガスが発生することを確認することができる。このような酸化剤ガスの発生量はウェーハ一枚については大きく問題にならない程度であるが、工程を同時に進行するウェーハの枚数が約１０枚程度に多くなると、これに比例してガスの発生量が多くなり、メタルパターンのリフティングが誘発される。
【００１３】
前記した問題点を解決するためにいろいろの方法が呈示されている。
米国特許第５，３１０，４５６号および第５，３１４，５７６号（ｂｏｔｈ ｉｓｓｕｅｄ ｔｏ ｋａｄｏｍｕｒａ）では、保護膜でメタルの側壁を保護する工程を開示している。しかし、この方法は費用が高くて現実に適用することが難しく、非効率的であるという問題がある。かつ、米国特許第５，７０５，４２８号（ｉｓｓｕｅｄ ｔｏ Ｌｉｕ ｅｔ ａｌ．）では、メタル膜のエッチング工程を実行するときに、適切なエッチング条件に追加して窒素（Ｎ2）ガスを注入することによって、メタルパターンの側壁に窒化膜を形成する方法を開示している。しかし、この方法によると、適切なエッチング条件に窒素（Ｎ2）ガスが追加して注入されるために、所望されていないポリマーが形成されて残留物として残り、エッチング効率が下がり、エッチング選択比が減少する問題がある。さらに、設備の種類によってはエッチングするときに高い真空度が要求される場合があるが、窒素（Ｎ2）ガスの添加によってエッチングが十分に行われない場合がある。
【００１４】
他の方法として、酸素を利用したアッシング（ａｓｈｉｎｇ）工程を実施するときに、Ｈ2Ｏを添加してメタル膜の縁部分にメタル酸化物を形成する方法があるが、この方法によると酸化物が均等に形成されず、メタルの種類、メタルのグレーンサイズ、ならびにメタルが接している界面の質に従って酸化物が部分的に形成されるおそれがあり、これをコントロールすることが難しく、むしろメタルの付着力を弱化させる場合があるという問題がある。
【００１５】
【発明が解決しようとする課題】
したがって、本発明の目的は、メタルパターンを形成するために実施される工程中で発生する従来の問題点を解決し、品質が向上した半導体装置のメタルパターンを容易に形成することができる半導体装置のメタルパターンの形成方法を提供することにある。
【００１６】
【課題を解決するための手段】
前記目的を達成するために本発明は、基板上にＴｉ膜およびメタル膜を順に形成する段階と、Ｔｉ膜およびメタル膜をパターニングしＴｉ膜パターンおよびメタル膜パターンからなる配線層パターンを形成する段階と、Ｔｉ膜パターンの露出した部分と反応し主生成物としてＴｉＮを生成する窒素含有化合物の雰囲気下で熱処理を実施する段階と、熱処理の後、インサイチュで配線層パターンを被覆する絶縁膜を形成する段階と、絶縁膜をエッチバックして、配線層パターンの側壁に絶縁膜からなる絶縁膜スペーサを形成する段階とを含むことを特徴とする半導体装置のメタルパターンの形成方法を提供する。
【００１８】
基板は半導体基板または絶縁膜でありうる。本発明では、反応性が高く他工程の実行中にいろいろな問題点を発生する可能性のあるＴｉ膜の露出した部分を窒素含有化合物として処理し窒化膜に形成することで、これを保護し、露出したＴｉ膜に伴う諸問題点を事前に防止することができるようにする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施例を詳細に説明する。
図６から図１０には本発明の第１実施例によるメタルパターンの形成方法を説明するために、工程順序によって簡略化した断面図として示した。
図６を参照すれば、不純物ドーピング領域２０１が形成された半導体基板２００の上部にはフォトリソグラフィによって形成された開口部２１２を有するシリコン酸化物の絶縁膜２１０が形成されている。
【００２０】
図７に示すように、メタルパターンを形成するための工程を実施することとして、まず、ＴｉをスパッタリングやＣＶＤ方法により約３０〜５００Å厚みに蒸着して、後続して蒸着されるメタル物質と下部のシリコン酸化物層との間の付着力を向上させるためのＴｉ膜２２１を形成する。これの上部には後続工程で形成されるメタル膜のメタル物質が下部の活性領域に浸透することを防止するための長壁層として、ＴｉＮ膜２２２を約５０〜２０００Å厚みに形成する。通常、シリコン膜とメタル膜の間にはＴｉ膜／ＴｉＮ膜が長壁層として適用され、メタル膜とメタル膜との間にはＴｉ膜／ＴｉＮ膜が適用される。以後、タングステン、アルミニウムなどのようなメタルをＣＶＤまたはスパッタリング方法によって約３００〜８０００Å厚みに塗布して、メタル膜２２３を形成する。
【００２１】
メタル膜を形成するためのメタル物質としては、タングステン、アルミニウム、アルミニウム−銅合金、アルミニウム−銅−タングステン合金、アルミニウム−スカンジウム合金、銅、コバルト、金、銀、モリブデンなどが例外なしに適用されうる。これらのうちで、タングステンは抵抗率が低く、高融点メタルであるために、化学気相蒸着特性およびステップカバレッジが優れ、相当に適用が望ましい。タングステンソースとしては、融点が高くて常温で固体であるＷＣｌ6（ｔｕｎｇｓｔｅｎ ｈｅｘａｃｈｌｏｒｉｄｅ）よりは常温で沸騰点を有するＷＦ6（ｔｕｎｇｓｔｅｎ ｈｅｘａｆｌｕｏｒｉｄｅ）が広く使用されている。
【００２２】
アルミニウムは、融点が６００℃で低く、シリコンと混ざるときの温度が５７５℃で低いために、後に高温で工程を実施するときに脆弱化し、ボイドが発生しやすいという問題があるが、タングステンに比べて相対的に価格が安く低い抵抗率を有し、工程制御が容易であり、リフロー特性に優れるために、広く使用されている物質である。銅は、酸化珪素と珪素に対する拡散係数が大きく、広く使用されていない。銅が例えば、酸化珪素絶縁層に拡散すれば、絶縁膜が導電性を有することになって、絶縁特性が悪くなる。しかし、銅は価格が安くて抵抗が小さいために、長壁層を利用してこれを適用しようとする努力が続けられている。
【００２３】
本発明では、Ｔｉ／メタルを含むいろいろなシステムを適用でき、Ｔｉ／ＴｉＮ／Ｗ、Ｔｉ／Ｗ、Ｔｉ／ＴｉＮ／Ａｌ、Ｔｉ／Ａｌシステムのメタル膜がより望ましく適用される。
形成されたメタル膜２２３の上部にＳｉＮを塗布してＳｉＮ膜２２４を形成する。ＳｉＮ膜２２４は、シラン（ＳｉＨ４）ガスと窒素（Ｎ2）ガスの混合ガスまたはシラン（ＳｉＨ４）ガスと酸化窒素（Ｎ2Ｏ）ガスの混合ガスの存在下で約４００〜６００℃の温度で加熱すれば、ＬＰＣＶＤ方法によりＳｉＮが堆積して形成される。
【００２４】
その後、フォトレジストを塗布し、フォトリソグラフィによってフォトレジストパターン２３０を形成する。
図８に示すように、フォトレジストパターン２３０をエッチングマスクにして、ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）方法によって上部膜から順に異方性エッチングを実施した後に、フォトレジストパターン２３０を除去して所望の膜パターンを形成する。得られるパターンは、上部からＳｉＮパターン２２４ａ、メタル膜パターン２２３ａ、ＴｉＮパターン２２２ａおよびＴｉパターン２２１ａが順に形成されている。メタル膜パターン２２３ａの上部に形成されたＳｉＮパターン２２４ａは後で実施されるフォトリソグラフィで反射防止膜としての役割もし、メタルパターンの側壁に形成されるＳｉＮスペーサでのショルダーを補強する役割もする。このようなパターンを形成すれば、図面に示したように各パターンの側壁即ち、Ｔｉパターンの側壁２２１ｂ、ＴｉＮパターンの側壁２２２ｂ、メタル膜パターンの側壁２２３ｂならびにＳｉＮパターンの側壁２２４ｂが露出するということが分かる。得られるエッチングパターンから、反応性に優れて弱ストレス性メタルであるＴｉ膜が最下部に位置し、これより強ストレス性のメタル膜がＴｉＮ膜を媒介としてＴｉＮ膜の上部に位置することが分かる。
【００２５】
図９に示すように、窒素含有化合物の雰囲気下で熱処理してエッチングされたＴｉ膜の露出した部分を窒化して、ＴｉＮ膜を形成する。窒素含有化合物としては、窒素ガス、アンモニアガス、窒素イオンを含む化合物または窒素原子を含む化合物などのように、エッチングによって露出したＴｉメタルの表面に窒化物、即ちＴｉＮを形成することができる全ての窒素化合物が例外なしに適用される。望ましくは、窒素含有化合物として、窒素ガスを使用するようにする。熱処理はＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）工程またはファーネスアニーリング工程により実施される。
【００２６】
このような熱処理工程は、使用される設備によって工程条件が異なる。例えば、早い時間内に所望の温度に到達することができるＲＴＡ設備のような場合には、短い時間内に熱処理が終るが、所望の温度に到達する時間が長いファーネス内では、長時間が必要とされる。従って、このような熱処理工程を通じてＴｉ膜の側壁に約１０から５００Å厚み、望ましくは約１０から５０Å厚みのＴｉＮ膜２２１ｃが形成される程度の条件により、熱処理を実施するようにする。
【００２７】
本発明者による反復的な実験結果によると、ＲＴＡ設備内でＲＴＡ工程として熱処理を実施するときには、約１×１０-10から７６０ｔｏｒｒ（１．３３×１０-8から１．０２×１０5Ｐａ）の圧力範囲、約５００から７５０℃の温度下で約３から４０秒間実施するようにする。望ましくは、常圧下かつ約６５０℃の温度下で約２０秒間熱処理を実施する。
【００２８】
前記の熱処理によると、Ｔｉ膜の露出した部分が主生成物としてＴｉＮ膜に形成される。しかし、熱処理雰囲気下で酸素の存在を避けることは難しく、窒素と酸素を同時に含む化合物の雰囲気下で熱処理が実施されるので、副生成物としてＴｉＯＮが形成される可能性がある。このように、ＴｉＯＮが形成されても、本発明の効果を得ることには大きな支障がないので、これの形成を避けるための別途の追加工程を必要としない。ただ、酸素の供給があまりに多くなると、望ましくないＴｉＯ2などの化合物が形成される可能性があるので、このような点を考慮して工程条件を調節する必要がある。
【００２９】
ファーネスアニーリング設備内で熱処理を実施する場合には、約１×１０-10から７６０ｔｏｒｒ（１．３３×１０-8から１．０２×１０5Ｐａ）の圧力範囲、約５００から７５０℃の温度下で約４０から６０分間実施することが望ましい。
図１０に示すように、得られるパターンの上部に約４００〜６００℃の温度でＬＰＣＶＤ方法によりＳｉＮを塗布した後に、エッチバック工程を実施し、メタルパターンの側壁に以後メタルの酸化を防止しＳＡＣ形成工程のためのＳｉＮスペーサ２２５を形成し、側壁にスペーサが形成されたメタルパターン２２０を得るようにする。このようなＳｉＮスペーサ２２５を形成するためのＳｉＮ膜形成工程は、熱処理工程に続いてインサイチュ（ｉｎ ｓｉｔｕ）で実施することもできる。この場合、ＴｉＮ膜の露出した部分を窒化させるために実施される工程と後続のＳｉＮスペーサ２２５を形成するためのＳｉＮ膜形成工程とが連係されて実施されるので、窒化膜形成のための工程を追加する負担が減るという利点がある。本実施例によると、メタルパターンのエッチングに後続する熱工程であるＳｉＮスペーサ２２５形成工程が、露出したＴｉ膜に対する保護工程（ｐａｓｓｉｖａｔｉｏｎ）の実施後に実施されるので、後続の熱工程によるＴｉ膜の酸化とこれから惹起される諸問題点とが解決される。
【００３０】
図１１は、本発明の第２実施例によって得られるメタルパターンの断面図である。
図９に示すＴｉ膜の側壁にＴｉＮ膜を形成するための熱処理工程を実施する間には、エッチングによって露出したメタル膜の側壁２２３ｂに窒化物２２３ｃを形成することができるが、形成される窒化物２２３ｃの厚みはメタルの種類によって反応性に差異があるために均一でない。このようなメタルの窒化物は以後、工程の実施に全く不定的な影響を及ぼさず、むしろメタル膜を保護してくれる役割をするために望ましいこととして認識される。
【００３１】
本発明の第３実施例として、図８のようにフォトレジストパターンを利用して下部のメタル膜をエッチングした後、得られたパターンの上部に低温でメタル窒化物を約１０から５００Å厚み、望ましくは約１０から５００Å厚みに塗布し、これをエッチバック工程を利用して基板が露出するまでエッチングすることで、メタルパターンの側壁にメタル窒化物層を形成し、露出したＴｉ膜によって惹起される不良を防止することもできる。
【００３２】
以下、本発明の第３実施例を図１２から図１４を参照して詳細に説明する。
図１２参照すれば、図８のように上部からＳｉＮパターン２２４ａ、メタル膜パターン２２３ａ、ＴｉＮパターン２２２ａおよびＴｉパターン２２１ａが順に形成されている。このようなパターンを形成すれば、図面に示されたように、各パターンの側壁即ち、Ｔｉパターンの側壁２２１ｂ、ＴｉＮパターンの側壁２２２ｂ、メタル膜パターンの側壁２２３ｂならびにＳｉＮパターンの側壁２２４ｂが露出する。
【００３３】
図１３に示すように、得られるエッチングパターンの上部にＴｉＮをスパッタリングやＣＶＤ方法によって約１０から５００Å厚み、望ましくは約５０Å厚みに塗布して、薄いＴｉＮ膜２２６を形成する。
図１４に示すように、以後基板が露出するまでエッチバック工程を実施して、エッチングパターンの側壁にスペーサ形態のＴｉＮパターン２２６ａを形成する。
【００３４】
得られるパターンの上部にＳｉＮを塗布した後、エッチバック工程を利用してエッチングすることで、メタルパターンの側壁に以後、メタルの酸化を防止しＳＡＣ工程のためのＳｉＮスペーサを形成して、側壁にスペーサが形成されたメタルパターンを得る。
【００３５】
本実施例によると、追加としてメタルの窒化膜を蒸着しエッチングすべきであるという面では厄介であるが、このような処理を通じてメタルパターンの付着力と安定性を向上させることができるために、得られる効果を考慮すればあまり厄介な作業ではないと思われる。適用が望ましいメタルの窒化物としては、ＴｉＮ、ＷＮなどを例示することができる。より望ましくは、メタルの窒化物の蒸着は窒素含有化合物の雰囲気下で実施するようにする。
【００３６】
以上のように、上述した本発明の望ましい各実施例では、ビットラインの形成方法を例として説明したが、例示した基板および絶縁膜の上部に形成されるメタルパターンだけでなく、層間絶縁膜の上部に層間連結（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）のために適用されるメタルパターンなどにも適用できることは勿論である。また、具体的な素子としては、ＤＲＡＭ、ＳＲＡＭ、ＣＭＯＳ、Ｂｉ−ＭＯＳ、ＭＯＳＦＥＴなど長壁層を含むメタルパターンを有する素子に全て適用できる。
【００３７】
かつ、上述の実施例では、反応性に優れたＴｉ膜が露出する部分に対して一種の保護膜として窒化膜を形成する場合を例示したが、Ｔｉ膜だけでなく、本発明者が提示する問題点を解決することができる手段として、本発明の思想が適用される全てのメタル膜を適用できることを理解すべきものである。
以上、本発明の実施例を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【００３８】
【発明の効果】
以上、本発明の方法によると、メタルパターンを形成した後に、後続の熱工程のような他工程の間接的な影響によって発生した安定性や付着力が弱化するという問題を解決することができるので、これによる不良発生が除去された優れた半導体装置のメタルパターンを形成することができる。
【００３９】
また、本発明の方法によると、メタルパターンの側壁に窒化膜を形成する工程が別途のステップで行われるために、他工程に全く影響を及ぼさず、反応性が高いＴｉ膜を容易に保護することができるので、これに伴う不良作用や逆効果なしに所望の効果を得ることができる。
【００４０】
さらに、メタルパターンのエッチング工程が実施された後に、後続の熱工程を行う前、窒素原子を含む雰囲気下で熱処理をするので、反応性が高いＴｉ膜を窒化させてこれを保護すると同時に、高温で熱処理をして周辺の絶縁膜などからのガス発生を誘導することで、後続の熱工程でのガス発生量を減らす効果を得ることができる。これによって、熱工程を同時に進行するウェーハの枚数が１０枚以上に増加しても、メタルパターンのリフティングが殆ど発生しないという効果を得ることができる。
【図面の簡単な説明】
【図１】従来の半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図２】従来の半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図３】従来の半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図４】従来の半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図５】従来の半導体素子に適用される絶縁膜を後続工程で適用される条件で熱処理したときに発生するガス量を測定して得られた結果を示すグラフである。
【図６】本発明の第１実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図７】本発明の第１実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図８】本発明の第１実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図９】本発明の第１実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図１０】本発明の第１実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図１１】本発明の第２実施例による半導体装置のメタルパターンの形成方法によって得られるメタルパターンを示す断面図である。
【図１２】本発明の第３実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図１３】本発明の第３実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【図１４】本発明の第３実施例による半導体装置のメタルパターンの形成方法を工程手順によって簡略化して説明するための断面図である。
【符号の説明】
２００ 半導体基板
２０１ 不純物ドーピング領域
２１０ 絶縁膜
２１２ 開口部
２２０ メタルパターン
２２１ Ｔｉ膜
２２１ａ Ｔｉパターン
２２１ｂ Ｔｉパターンの側壁
２２２ ＴｉＮ膜
２２２ａ ＴｉＮパターン
２２２ｂ ＴｉＮパターンの側壁
２２３ メタル膜
２２３ｃ 窒化物
２２４ ＳｉＮ膜
２２４ａ ＳｉＮパターン
２２４ｂ ＳｉＮパターンの側壁
２２５ ＳｉＮスペーサ
２２６ ＴｉＮ膜
２２６ａ ＴｉＮパターン
２３０ フォトレジストパターン

Claims (14)

  1. 基板上にＴｉ膜およびメタル膜を順に形成する段階と、
    前記Ｔｉ膜および前記メタル膜をパターニングし、Ｔｉ膜パターンおよびメタル膜パターンからなる配線層パターンを形成する段階と、
    前記Ｔｉ膜パターンの露出した部分と反応し主生成物としてＴｉＮを生成する窒素含有化合物の雰囲気下で熱処理を実施する段階と、
    前記熱処理の後、インサイチュで前記配線層パターンを被覆する絶縁膜を形成する段階と、
    前記絶縁膜をエッチバックして、前記配線層パターンの側壁に前記絶縁膜からなる絶縁膜スペーサを形成する段階とを含むことを特徴とする半導体装置のメタルパターンの形成方法。
  2. 前記Ｔｉ膜および前記メタル膜を形成する段階以後にフォトレジストパターンを形成する段階をさらに含み、
    前記配線層パターンを形成する段階以後に前記フォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  3. 前記Ｔｉ膜の厚みは、３０Åから５００Åであることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  4. 前記Ｔｉ膜および前記メタル膜を形成する段階は、前記Ｔｉ膜の上部にＴｉＮ膜を形成する段階を含み、前記メタル膜は前記ＴｉＮ膜の上部に形成され、前記ＴｉＮ膜は前記パターニングの工程を実施するときにエッチングされることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  5. 前記ＴｉＮ膜の厚みは、５０Åから２０００Åであることを特徴とする請求項４に記載の半導体装置のメタルパターンの形成方法。
  6. 前記メタル膜の上部にＳｉＮ膜を形成する段階をさらに含み、前記ＳｉＮ膜は前記パターニングの工程を実施するときにエッチングされることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  7. 前記メタル膜は、タングステン、アルミニウム、銅、コバルト、これらのメタルの合金、ならびにこれらのメタルを含む化合物からなる一群から選択された少なくとも一つのメタルにより形成されることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  8. 前記窒素含有化合物は、窒素ガス、アンモニアガス、窒素イオンを含む化合物、または窒素原子を含む化合物のいずれかであることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  9. 前記熱処理は、前記パターニングされたＴｉ膜の露出した部分と反応して１０Åから５００Å厚みのＴｉＮ膜を形成することができる時間実施されることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  10. 前記熱処理は、ＲＴＡ設備内で実施され、１．３３×１０-8から１．０２×１０5 Ｐａの圧力範囲内かつ５００から７５０℃の温度下で３から４０秒実施されることを特徴とする請求項９に記載の半導体装置のメタルパターンの形成方法。
  11. 前記熱処理は、ファーネスアニーリング設備内で実施され、１．３３×１０-8から１．０２×１０5 Ｐａの圧力範囲内かつ５００から７５０℃の温度下で４０から６０分間実施されることを特徴とする請求項９に記載の半導体装置のメタルパターンの形成方法。
  12. 前記熱処理により、前記Ｔｉ膜パターンの露出した部分に副生成物としてＴｉＯＮが形成されることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  13. 前記基板は、半導体基板または絶縁膜であることを特徴とする請求項１に記載の半導体装置のメタルパターンの形成方法。
  14. 前記メタル膜上にＳｉＮ膜を形成する段階をさらに含み、前記ＳｉＮ膜は前記Ｔｉ膜、前記ＴｉＮ膜および前記メタル膜のパターニングおよびエッチングをするときにエッチングされることを特徴とする請求項４に記載の半導体装置のメタルパターンの形成方法。
JP2001166573A 2000-06-28 2001-06-01 半導体装置のメタルパターンの形成方法 Expired - Fee Related JP4307544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000P35892 2000-06-28
KR1020000035892A KR100363013B1 (ko) 2000-06-28 2000-06-28 반도체 장치의 금속 패턴 형성 방법

Publications (2)

Publication Number Publication Date
JP2002026021A JP2002026021A (ja) 2002-01-25
JP4307544B2 true JP4307544B2 (ja) 2009-08-05

Family

ID=19674376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001166573A Expired - Fee Related JP4307544B2 (ja) 2000-06-28 2001-06-01 半導体装置のメタルパターンの形成方法

Country Status (3)

Country Link
US (1) US6451691B2 (ja)
JP (1) JP4307544B2 (ja)
KR (1) KR100363013B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US6511911B1 (en) * 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
US6815337B1 (en) * 2004-02-17 2004-11-09 Episil Technologies, Inc. Method to improve borderless metal line process window for sub-micron designs
KR100536808B1 (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US20080012143A1 (en) * 2006-07-12 2008-01-17 Jin Ha Park Semiconductor Device and Method of Fabricating the Same
US8076778B2 (en) * 2009-09-30 2011-12-13 Macronix International Co., Ltd. Method for preventing Al-Cu bottom damage using TiN liner
US8410580B2 (en) * 2011-01-12 2013-04-02 Freescale Semiconductor Inc. Device having conductive substrate via with catch-pad etch-stop
KR20150092581A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 배선 구조물 및 그 형성 방법
CN110021574A (zh) * 2019-04-19 2019-07-16 上海华虹宏力半导体制造有限公司 半导体器件结构及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232610A (ja) * 1985-08-05 1987-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS62283625A (ja) * 1986-06-02 1987-12-09 Fujitsu Ltd 半導体装置の電極の製造方法
KR0176715B1 (ko) 1990-07-30 1999-04-15 오가 노리오 드라이에칭방법
JPH05343363A (ja) * 1992-06-08 1993-12-24 Matsushita Electric Ind Co Ltd ドライエッチング方法
US5314576A (en) 1992-06-09 1994-05-24 Sony Corporation Dry etching method using (SN)x protective layer
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP2768304B2 (ja) * 1995-04-13 1998-06-25 日本電気株式会社 半導体装置の製造方法
US5705428A (en) 1995-08-03 1998-01-06 Chartered Semiconductor Manufacturing Pte, Ltd. Method for preventing titanium lifting during and after metal etching
KR100232160B1 (ko) * 1995-09-25 1999-12-01 김영환 반도체 장치의 커패시터 구조 및 그 제조방법
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
KR100276389B1 (ko) * 1998-07-03 2000-12-15 윤종용 커패시터 및 그 제조방법
US6187674B1 (en) * 1998-12-08 2001-02-13 United Microelectronics Corp. Manufacturing method capable of preventing corrosion and contamination of MOS gate
US6277745B1 (en) * 1998-12-28 2001-08-21 Taiwan Semiconductor Manufacturing Company Passivation method of post copper dry etching

Also Published As

Publication number Publication date
JP2002026021A (ja) 2002-01-25
US6451691B2 (en) 2002-09-17
KR20020001314A (ko) 2002-01-09
US20020001945A1 (en) 2002-01-03
KR100363013B1 (ko) 2002-11-29

Similar Documents

Publication Publication Date Title
US8158509B2 (en) Method of manufacturing semiconductor device
US5707901A (en) Method utilizing an etch stop layer
JPH10189974A (ja) タングステンで覆ったポリシリコン・ゲート構造でタングステンの酸化を防止するための誘電体側壁の方法
JPH07335674A (ja) Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法
JP3315287B2 (ja) 半導体装置及びその製造方法
US6468904B1 (en) RPO process for selective CoSix formation
JP4307544B2 (ja) 半導体装置のメタルパターンの形成方法
KR100382539B1 (ko) 반도체소자의 전극 보호막 형성방법
KR100616498B1 (ko) 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
JP3221480B2 (ja) 半導体装置の製造方法
US6875684B2 (en) Method for forming a bit line of a semiconductor device
US5502004A (en) Method for manufacturing a semiconductor device with heat treated diffusion layers
US20040058519A1 (en) Method for forming bit line contact
JPH06232155A (ja) 半導体装置の製造方法
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
KR100956595B1 (ko) 텅스텐 오염을 방지한 반도체 소자의 제조방법
JP3360835B2 (ja) 配線形成方法
JP3067433B2 (ja) 半導体装置の製造方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
JPH09293781A (ja) 半導体装置の製造方法
KR20070066364A (ko) 반도체 장치의 게이트 전극 형성 방법
KR100353822B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100997432B1 (ko) 반도체 소자의 제조방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR100772679B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees