JPS62283625A - 半導体装置の電極の製造方法 - Google Patents

半導体装置の電極の製造方法

Info

Publication number
JPS62283625A
JPS62283625A JP12780186A JP12780186A JPS62283625A JP S62283625 A JPS62283625 A JP S62283625A JP 12780186 A JP12780186 A JP 12780186A JP 12780186 A JP12780186 A JP 12780186A JP S62283625 A JPS62283625 A JP S62283625A
Authority
JP
Japan
Prior art keywords
layer
nitrided
film
tin
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12780186A
Other languages
English (en)
Inventor
Kiyoshi Watabe
渡部 潔
Shoichiro Nakagami
中上 昇一郎
Hideki Ono
秀樹 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12780186A priority Critical patent/JPS62283625A/ja
Publication of JPS62283625A publication Critical patent/JPS62283625A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔概要〕 半導体装置のコンタクト孔内で、基板のシリコン(Si
)に配線のアルミニウム(AI)が接してオーミックコ
ンタクトを形成する場合に、その界面において反応が起
こりAI配線中にSiの再結晶層を生成し、コンタクト
抵抗が上昇する。
低コンタクト抵抗を維持し、且つこのSi再結晶層の成
長を防止するためのバリアメタルになる窒化膜層の簡易
な形成方法を提案する。
〔産業上の利用分野〕
本発明はコンタクト孔内にバリアメタルを形成してなる
半導体装置の電極の製造方法に関する。
コンタクト孔内で、SiとAt、またはへ1−Siが接
する界面においてAIまたはAl−5iからP型のSi
が析出して再結晶層を形成する。
この層の成長を防止するためのバリアメタルとして窒化
チタン(TiN)等の窒化膜が極めて有効であるが、窒
化膜を直接Siにコンタクトさせるとコンタクト抵抗が
高くなる。
従って、Siの表面には高融点金属またはそのシリサイ
ド層等の低コンタクト抵抗を得る層を形成し、その上に
窒化膜層を形成する方法が効果的である。
本発明は、簡易にしてかつ基板の変形等のない窒化膜形
成法を提供しようとするものである。
〔従来の技術〕
第2図(a) 〜(c)は従来例(1)におけるTiN
層形成工程を説明するための断面図である。
第2図(a)において、1はSi基板でこの上に絶縁層
2として通常の化学気相成長法(CVD)により二酸化
シリコン(5iOz)の被膜を被着する。
つぎに、Si02層2に通常のフォトプロセスを用いて
コンタクト孔3を開口する。
つぎに、コンタクト孔3を覆ってスパッタリング法によ
りコンタクト層として11層4を被着する。
TiとSiとの界面には加熱による両者の固相反応によ
りTiSiが形成される。
第2図(b)において、11層4の上に、スパッタリン
グ法によりバリア層としてTiN層5を被着する。Ti
Nのスパッタリングは、リアクティブスパッタリング法
を用い窒素(N2)とアルゴン(Ar)〔約50%〕中
で堆積を行う。
第2図(C)において、TiN層5を覆って配線層とし
てAI層6を被着する。
つぎに、図示されないがAI層6、TiN層5、Ti層
4aをパターニングして配線パターンの形成を行う。
以上の工程において、TiNを直接スパッタリング法で
被着したものは、TiとNの結合が不充分でポーラスな
膜質となるためバリア性が充分でなくなる欠点を有する
。特に開口の底隅部は膜厚が薄くなる傾向をもつので、
この部において特にバリア効果が充分でないという問題
が発生し易い。
第3図(a)、(b)は従来例(2)におけるTiN層
形成工程を説明するための断面図である。
第3図(a)における工程は、第2図(a)におけるも
のと全く同様である。
第3図(b)ニおイテ、Si基板1をN2中テロoO〜
900℃に加熱してアニールを行い、11層4の表面に
厚さ500人のTiN層5を形成する。
この後は従来例(1)における第2図(c)に示した方
法と同様にAI層6の配線を形成する。
この方法で形成されたTiN層5は緻密な良質な被膜で
バリア性は向上するが、基板加熱温度が高いため、基板
に変形、素子特性に悪影響を及ぼす等の欠点がある。
〔発明が解決しようとする問題点〕
従来例におけるバリアメタルの形成は膜質がよくないか
、形成温度が高く基板に悪影響を与える等の欠点を有す
る。
〔問題点を解決するための手段〕
上記問題点の解決は、半導体基板(1)上に被着された
絶縁層 (2)にコンタクト孔(3)を形成し、該コン
タクト孔(3)を覆って被窒化材料層(4)を被着し、
窒素ガスまたは窒素化合物ガスを含む不純物中でのプラ
ズマ反応により、該被窒化材料層(4)の表面層または
全層を窒化膜(5)に変化せしめる工程を含む本発明に
よる半導体装置の電極の製造方法により達成される。
特に、前記被窒化材料層(4)をチタン、ジルコニウム
、ハフニウム、タングステン、アルミニウム、またはシ
リコンのうちの一つとすることにより本発明は容易に実
施することが出来る。
〔作用〕
本発明は、バリアメタルとしての窒化膜をプラズマ反応
により形成するもので、良質のバリア層を比較的低温度
で形成することが出来る。
〔実施例〕
第1図(a) 、(b)は本発明におけるTiN層形成
工程を説明するための断面図である。
第1図(a)において、1は半導体基板のSi基板でこ
の上に絶縁層2として通常の化学気相成長法(CVD)
により二酸化シリコン(SiO□)の被膜を被着する。
つぎに、SiO□層2に通常のフォトプロセスを用いて
コンタクト孔3を開口する。
次ぎに、コンタクト孔3を含む全表面にスパッタリング
法によりコンタクト層と被窒化材料層を兼ねるTi膜層
を約2000人の厚さ被着する。 TiとSiとの界面
には加熱による両者の固相反応によりTiSiが形成さ
れる。
TiN層に変化せしめバリアメタルを形成する。
このプラズマ反応は、平行電極RF発振方式の装置を使
用して、ガスはN2またはNH,、圧力は約l Tor
rs基板温度は450℃、周波数は13.56にHz、
出力は35匈 で行う。
つぎに、図示されないがA1層6、TiN層5.71層
4をパターニングして配線パターンの形成を行う。
以上の工程で形成したTiN層は従来例(2)のTi膜
をN2中で加熱形成したTiN膜層と同じく緻密な膜質
を有し、且つ窒化温度が450℃と低いため基板の変形
も少なく、又ここに形成した素子に対しても悪影響を及
ぼすことが少ない。
又、Si基板l上に被窒化材料層4を被着する前にコン
タクト層として別の膜層を形成した場合は、この被窒化
材料層4を全層窒化してもよい。
実施例ではTi膜を窒化するものについて述べたが、被
窒化材料としては、ジルコニウム(Zr)、ハフニウム
(Hf)、タングステン(W)、アルミニウム(Al)
またはシリコン(Si)を使用し、これを窒化しても良
好な結果を得ることが出来る。
〔発明の効果〕
以上詳細に説明したように、バリアメタルをプラズマ反
応による窒化で形成することにより、簡易な工程で、緻
密な良質なバリア膜層を低温度で得ることが出来、バリ
ア効果充分で且つ基板変形が小さく、素子に対する悪影
響も少なくすることが出来る。
【図面の簡単な説明】
第1図(a) 、(b)は本発明におけるTiN層形成
工程を説明するための断面図、 第2図(a)〜(c)は従来例(1)におけるTiN層
形成工程を説明するための断面図、 第3図(a)、(b)は従来例(2)におけるTiN層
形成工程を説明するための断面図である。 この図において、 ■は半導体基板のSi基板、 2は絶縁層(Si02層)、 3はコンタクト層、 4は被窒化材料層(Ti)、 5は窒化膜(TiN)、 6はA1層 である。 ! (α) 14\・発ll1月(=j炉する丁λNし背形デ(ニオ
里と数日用σる声めの由工面(2) 亭 1 図 (a) (シ〕 CC) (a) (ll17) 4n(1”+(2)を二L−1’fb T、tN、ン1
4’>’l 工6 ’;:$lu’A(3T=If)−
材面口 榮 3 圀

Claims (1)

  1. 【特許請求の範囲】 〔1〕半導体基板(1)上に被着された絶縁層(2)に
    コンタクト孔(3)を形成し、該コンタクト孔(3)を
    覆って被窒化材料層(4)を被着し、 窒素ガスまたは窒素化合物ガスを含む不純物中でのプラ
    ズマ反応により、該被窒化材料層(4)の表面層または
    全層を窒化膜(5)に変化せしめる 工程を含むことを特徴とする半導体装置の電極の製造方
    法。 〔2〕前記被窒化材料層(4)がチタン、ジルコニウム
    、ハフニウム、タングステン、アルミニウム、またはシ
    リコンのうちの一つよりなることを特徴とする特許請求
    の範囲第1項記載の半導体装置の電極の製造方法。
JP12780186A 1986-06-02 1986-06-02 半導体装置の電極の製造方法 Pending JPS62283625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12780186A JPS62283625A (ja) 1986-06-02 1986-06-02 半導体装置の電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12780186A JPS62283625A (ja) 1986-06-02 1986-06-02 半導体装置の電極の製造方法

Publications (1)

Publication Number Publication Date
JPS62283625A true JPS62283625A (ja) 1987-12-09

Family

ID=14969012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12780186A Pending JPS62283625A (ja) 1986-06-02 1986-06-02 半導体装置の電極の製造方法

Country Status (1)

Country Link
JP (1) JPS62283625A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384154A (ja) * 1986-09-29 1988-04-14 Toshiba Corp 半導体装置の製造方法
JPH01187877A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 化合物半導体装置及びその製造方法
JPH01239971A (ja) * 1988-03-22 1989-09-25 Sharp Corp 半導体装置の製造方法
JPH02186626A (ja) * 1989-01-13 1990-07-20 Nec Corp 半導体集積回路の製造方法
JPH02238246A (ja) * 1989-03-09 1990-09-20 Tokyo Gas Co Ltd 給湯システム
JPH08186173A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
US5780356A (en) * 1995-12-15 1998-07-14 Hyundai Electronics Industires Co., Ltd. Method for forming metal wire of semiconductor device
US6451691B2 (en) 2000-06-28 2002-09-17 Samsung Electronics Co., Ltd. Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern
KR20030001939A (ko) * 2001-06-28 2003-01-08 동부전자 주식회사 반도체소자의 장벽층 형성 방법 및 장치
US9437702B2 (en) 2012-01-24 2016-09-06 Canon Anelva Corporation Electronic component manufacturing method and electrode structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384154A (ja) * 1986-09-29 1988-04-14 Toshiba Corp 半導体装置の製造方法
JPH01187877A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 化合物半導体装置及びその製造方法
JPH01239971A (ja) * 1988-03-22 1989-09-25 Sharp Corp 半導体装置の製造方法
JPH02186626A (ja) * 1989-01-13 1990-07-20 Nec Corp 半導体集積回路の製造方法
JPH02238246A (ja) * 1989-03-09 1990-09-20 Tokyo Gas Co Ltd 給湯システム
JPH08186173A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
US5780356A (en) * 1995-12-15 1998-07-14 Hyundai Electronics Industires Co., Ltd. Method for forming metal wire of semiconductor device
US6451691B2 (en) 2000-06-28 2002-09-17 Samsung Electronics Co., Ltd. Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern
KR100363013B1 (ko) * 2000-06-28 2002-11-29 삼성전자 주식회사 반도체 장치의 금속 패턴 형성 방법
KR20030001939A (ko) * 2001-06-28 2003-01-08 동부전자 주식회사 반도체소자의 장벽층 형성 방법 및 장치
US9437702B2 (en) 2012-01-24 2016-09-06 Canon Anelva Corporation Electronic component manufacturing method and electrode structure

Similar Documents

Publication Publication Date Title
US6143377A (en) Process of forming a refractory metal thin film
JPH06151417A (ja) 半導体集積回路の製造方法
JP2000208509A (ja) 半導体装置の製造方法
KR0148325B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH11162880A (ja) 半導体装置の製造装置および半導体装置の製造方法
JPS62283625A (ja) 半導体装置の電極の製造方法
US20020192396A1 (en) Method of titanium/titanium nitride integration
JPH07326618A (ja) 配線構造およびその製造方法
JPH06177324A (ja) 電圧係数の小さいキャパシタを含むicチップとその製造法
JPH09186102A (ja) 半導体装置の製造方法
US6331485B1 (en) Method of producing semiconductor device
KR20030002789A (ko) 반도체 소자의 커패시터 형성방법
JPH06204170A (ja) 半導体装置およびその製造方法
JPH11145279A (ja) 窒化シリコン保護膜のピンホール除去方法
JPS6232610A (ja) 半導体装置の製造方法
JPH02177427A (ja) 半導体装置の製造方法
KR100702113B1 (ko) 커패시터의 티타늄질화막 형성방법
JPH0327565A (ja) 容量絶縁膜の形成方法
JPH06104424A (ja) ショットキバリヤ型ダイオード及びその製造方法
JPH05198577A (ja) 半導体装置の製造方法
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
JPH0567585A (ja) 半導体装置の製造方法
JPS62136018A (ja) 半導体装置の製造方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
JPS61245523A (ja) アルミニウム膜の成長方法