JPH07326618A - 配線構造およびその製造方法 - Google Patents

配線構造およびその製造方法

Info

Publication number
JPH07326618A
JPH07326618A JP7127977A JP12797795A JPH07326618A JP H07326618 A JPH07326618 A JP H07326618A JP 7127977 A JP7127977 A JP 7127977A JP 12797795 A JP12797795 A JP 12797795A JP H07326618 A JPH07326618 A JP H07326618A
Authority
JP
Japan
Prior art keywords
titanium layer
titanium
layer
wiring structure
containing nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7127977A
Other languages
English (en)
Inventor
Lewis Shen
ルイス・シェン
Sheshadri Ramaswami
シェシャドリ・ラムズワミ
Mark Chang
マーク・チャン
Robin Cheung
ロビン・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH07326618A publication Critical patent/JPH07326618A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 プラズマ金属エッチングにおける配線のアン
ダーカットを防止し得る配線構造およびその製造方法を
提供する。 【構成】 窒素を含むチタン層（Ｔｉx Ｎy 層）２２
を、チタン層１２と酸化物基板１４との間、または、チ
タン層１２とアルミニウム層１６との間に介在させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般的には半導体装
置の製造方法に関し、より特定的には、配線の密着性を
改善することに関する。
【０００２】
【発明の背景】チタン上のアルミニウム上に窒化チタン
が形成されるような（Ｔｉ／Ａｌ／ＴｉＮ）多層を含む
配線層は、基板、典型的には二酸化シリコン上に連続的
にスパッタ堆積される。この明細書中で使われるよう
に、“基板”は、その上に金属層が堆積されるベース層
のことを言い、そのような基板はそれ自身下層またはウ
エハ表面上に形成される層を含んでいてもよい。配線層
はパターニングされてその後プラズマエッチングされ、
その結果導電線が形成される。窒化チタン（最外）層は
反射防止コーティング（ＡＲＣ）層として使用される。
【０００３】これまで観察された問題点は、プラズマエ
ッチング工程の完了時に、Ａｌ／Ｔｉ界面において内側
に凹んだアンダーカットが生じることである。その内側
に凹んだアンダーカットは、次の金属層間誘電体を充填
する際に好ましくない隙間を引き起こし得るか、または
最悪の場合は後のアルミニウム層の持ち上がりにつなが
り、どちらの場合にも半導体装置の歩留りを低下させ
る。
【０００４】その内側に凹んだアンダーカットと、起こ
り得る可能性のある後の導電配線の持ち上がりとを防止
し、かつ基板への導電線の良好な密着性を得るような製
造プロセスが要求される。
【０００５】
【発明の開示】本発明に従って、化学量論的に必ずしも
窒化チタン（ＴｉＮ）ではない窒素を含むチタン層がア
ルミニウム層と酸化物基板との間に介在される。窒素を
含むチタン層がまず酸化物基板上に形成された後、チタ
ン層、その後アルミニウム層というふうに形成してもよ
い。また、チタン層とアルミニウム層との間に介在され
るように、酸化物基板上へのチタン層の堆積後であって
アルミニウム層の堆積前に窒素を含むチタン層を形成し
てもよい。
【０００６】窒素を含むチタン層の存在は、導電配線の
密着性を改善するとともに、内側に凹んだアンダーカッ
トと導電配線の持ち上がりとを防止する。
【０００７】本発明の他の目的、特徴および利点は、以
下の詳細な記載と、同様の参照符号が同様の特徴を示す
添付の図面とを考慮することによって明らかになるであ
ろう。
【０００８】なお、本明細書中で参照された図面は特定
的に述べられている場合以外はその寸法で書かれたもの
ではないと理解されるべきである。さらに、図面は本発
明に従って製造される集積回路の一部分のみを描いてい
ることが意図される。
【０００９】
【実施例】本発明を実行するために発明者によって現在
意図される最良の形態を示す本発明の特定の一実施例に
ついて詳細に説明する。他の実施例についても適用でき
るように簡単に説明する。
【００１０】図１は従来の工程手順を用いてパターニン
グおよびプラズマエッチングした後の配線１０の内側に
凹んだアンダーカットを示している。その配線１０はチ
タン層１２を含んでいる。そのチタン層１２は約０．０
１〜０．１μｍの厚みを有しており、酸化物基板１４の
最上部上に堆積されている。そしてその後、約０．２〜
１．５μｍの厚みを有するアルミニウム層１６がチタン
層１２の上部上に堆積される。約０．０３〜０．１１μ
ｍの厚みを有する反射防止窒化チタン層１８がアルミニ
ウム層１６上に堆積される。酸化物基板１４は典型的に
はプラズマ強化（plasma-enhanced ）酸化物であり、金
属層間誘電体として用いられる。内側に凹んだアンダー
カット領域は図中の２０によって示される。
【００１１】内側に凹んだアンダーカット領域２０の存
在は、後の金属層間誘電体（図示せず）の堆積の際の隙
間（図示せず）の存在を引き起こす。最悪の場合は、内
側に凹んだアンダーカット領域２０はアルミニウム層１
６の持ち上がりを引き起こし得る。いずれの場合にも、
素子の歩留りに悪影響を及ぼす。
【００１２】本発明では、酸化物基板１４上に配線金属
を堆積する前に、酸化物基板１４上にまず窒素を含むチ
タン層（Ｔｉx Ｎy 層）２２が形成される。その窒素を
含むチタン層２２の厚みは実質的に連続する（切れずに
つながる）のに十分な厚みであること以外は臨界的なも
のではなく、すなわち、約０．０１〜０．１μｍであれ
ばよい。
【００１３】さらに、Ｔｉx Ｎy 層２２の組成は、化学
量論的なもの（ｘ＝ｙ＝１，窒化チタン）である必要は
必ずしもないが、ｘ＝ｙ＝１の化学量論的な窒化チタン
であってもよい。そのＴｉx Ｎy 層２２は、チタンと、
少なくとも約１０原子％の窒素とを含んでいれば足り
る。約１０原子％の窒素以下では酸化物基板１４への導
電線１０の必要な密着性が得られない。したがって、ｙ
の量は少なくとも約１０原子％であり、ｘ＋ｙは２以下
である（ｘ＋ｙ≦２）。
【００１４】窒素を含むチタン層２２は、図２（ａ）に
示されるようにチタン層１２の堆積が後で行なわれるよ
う酸化物基板１４上に形成してもよいし、また図２
（ｂ）に示すようにアルミニウム層１６の堆積が後に続
くようにチタン層１２上に形成してもよい。
【００１５】窒素を含むチタン層２２は、窒素を含むチ
タン層を形成するための従来のどの製造プロセスによっ
ても形成され、好ましくは、窒素雰囲気中においてチタ
ンを反応性スパッタすることによって形成される。窒素
を含むチタン層２２の形成はチタン層１２の堆積の際に
行なわれてもよい。具体的には、チタン層１２の堆積の
際に最初窒素ガスを流入させ、その後チタン層１２の堆
積を終了させる前に窒素の流入を終了させて図２（ａ）
に示すような構造を形成するか、または、まずチタン層
１２の堆積を開始し、その後窒素の流入を開始して、次
に窒素の流入とチタン層１２の堆積との両方を終了して
図２（ｂ）に示されるような構造を形成してもよい。選
択的に、窒素を含むチタン層２２はまずアルゴン雰囲気
中でチタンをスパッタリングし、その後高温下で窒素を
含むガス雰囲気で処理することによっても形成される。
たとえば、図２（ｂ）に示された構造は、まずチタンを
堆積し、その後以下の（ａ）または（ｂ）の処理を行な
う。
【００１６】（ａ） 窒素ガス（Ｎ2 ）、酸化物窒素
（Ｎ2 Ｏ）またはアンモニア（ＮＨ3）ガス下において
約６００℃〜８００℃の温度条件下でラピッドサーマル
アニーリング（ＲＴＡ）を行なう。
【００１７】（ｂ） 約３０〜６０分間約４００℃〜４
５０℃の温度条件下でアンモニアガス中で炉において加
熱する。
【００１８】上記した処理のいずれにおいてもチタン層
表面を好ましい窒素を含むチタン層２２に変換すること
ができる。
【００１９】特別な理論を支持することなしに、密着性
（またはその欠如）は、チタン層と窒化チタン層とが接
近していて従来のプラズマ化学反応においてエッチング
が完全に行なわれるときにそのチタン層と窒化チタン層
との電荷の蓄積／消散の結果であるように思える。この
点に関して、エッチング前のシート層は非常に簡単に電
荷を取り去ることができるけれども、エッチングの終了
点近傍においては導電線１０は電荷を増し得る島（isla
nds ）を構成する。この電荷の存在がエッチング種の局
所的な集中に影響を及ぼし、その結果内側へ凹んだアン
ダーカットの延長に影響を与えるようである。チタンお
よびアルミニウム線１０は明らかに電荷を蓄積するが、
その一方で、本発明のＴｉx Ｎy の組成を有する窒素を
含むチタン層２２はそのような電荷を消散させる手助け
となる。
【００２０】酸化物基板の上方に形成されるアルミニウ
ム配線の内側に入り込んだアンダーカットを防止するた
めのＴｉx Ｎy の使用は、半導体装置の製造に採用され
ることが期待される。
【００２１】上記した本発明の好ましい実施例の説明は
単に本発明を説明するためになされたものであり、包括
的であることは意図されていないしまた本発明を開示さ
れたものと寸分違わないものに限定することも意図され
ていない。明らかに、多くの修正および変更がこの分野
における実務者にとって明らかとなるであろう。本発明
はＣＭＯＳまたはバイポーラプロセスにおける他の製造
技術にも実行可能である。同様に、上記した製造プロセ
スは同じ効果を達成するために他の製造プロセスと交換
可能である。実施例は本発明の原理と実際的な適用とを
最もよく説明するために選択されて述べられ、これによ
り、意図された特定の適用に適するように様々な具体化
および様々な修正のために本発明をこの分野の他の技術
者が理解することを可能にする。本発明の範囲は特許請
求の範囲およびそれらの均等の範囲によって規定される
ことが意図される。
【図面の簡単な説明】
【図１】酸化物層上に形成されたチタンおよびアルミニ
ウムを含む配線の内側に凹んだアンダーカットを示した
従来の断面図である。
【図２】（ａ）は、配線層の酸化物層への密着性を改善
するためにチタン層と酸化物層との間に介在させた窒素
を含むチタン層を示したものであり、（ｂ）は、チタン
層とアルミニウム層との間に介在させた窒素を含むチタ
ン層を示したものである。
【符号の説明】
１２ チタン層 １４ 酸化物基板 １６ アルミニウム層 １８ 窒化チタン層 ２２ 窒素を含むチタン層（Ｔｉx Ｎy 層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイス・シェン アメリカ合衆国、95104 カリフォルニア 州、クパーティノ、ウェスタン・ドライ ブ、10181 (72)発明者 シェシャドリ・ラムズワミ アメリカ合衆国、95118 カリフォルニア 州、サン・ホーゼイ、ジャービス・コー ト、1503 (72)発明者 マーク・チャン アメリカ合衆国、94024 カリフォルニア 州、ロス・アルトス、ファーンドン・アベ ニュ、1881 (72)発明者 ロビン・チェン アメリカ合衆国、95014 カリフォルニア 州、クパーティノ、ベイウッド・ドライ ブ、19889

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 酸化物基板上に形成されたチタン層と前
    記チタン層上に形成されたアルミニウム層と前記アルミ
    ニウム層上に形成された窒化チタン反射防止層とを含む
    パターニングされた多層構造の導電配線を有する配線構
    造における前記チタン層上の前記アルミニウム層の内側
    に凹んだアンダーカットを減少させるための前記配線構
    造の製造方法であって、 前記酸化物基板上に、窒素を含有するチタン層と、前記
    チタン層とを、いずれか一方が先で他方が後の順序で堆
    積する工程と、 前記チタン層および前記窒素を含むチタン層のいずれか
    の上に前記アルミニウム層を堆積する工程と、 前記アルミニウム層上に前記窒化チタン反射防止層を堆
    積する工程と、 前記窒化チタン反射防止層、前記アルミニウム層、前記
    チタン層および前記窒素を含むチタン層をパターニング
    およびエッチングして前記導電配線を形成する工程とを
    備えた、配線構造の製造方法。
  2. 【請求項２】 前記窒素を含むチタン層が前記酸化物基
    板上に堆積され、引続いて前記窒素を含むチタン層上に
    前記チタン層が形成される、請求項１に記載の配線構造
    の製造方法。
  3. 【請求項３】 前記窒素を含むチタン層と前記チタン層
    との形成は、スパッタリングチャンバにおいてまず窒素
    を含むガスとアルゴンガスとの両方をチタンターゲット
    に供給することにより前記窒素を含むチタン層を形成
    し、その後前記アルゴンのみを供給することにより前記
    窒素を含むチタン層上に前記チタン層を形成する、請求
    項２に記載の配線構造の製造方法。
  4. 【請求項４】 前記チタン層はまず前記酸化物基板上に
    堆積され、その後前記チタン層上に前記窒素を含むチタ
    ン層が形成される、請求項１に記載の配線構造の製造方
    法。
  5. 【請求項５】 前記チタン層と前記窒素を含むチタン層
    との形成は、スパッタリングチャンバ内においてまずア
    ルゴンガスをチタンターゲットに供給することによって
    堆積されて前記チタン層が形成され、その後窒素を含む
    ガスと前記アルゴンガスとの両方を前記チタンターゲッ
    トに供給することによって前記チタン層上に前記窒素を
    含むチタン層を形成する、請求項４に記載の配線構造の
    製造方法。
  6. 【請求項６】 前記窒素を含むチタン層は、まずアルゴ
    ン雰囲気中でチタン層をスパッタし、その後窒素を含む
    ガス内で高温で処理することによって形成される、請求
    項４に記載の配線構造の製造方法。
  7. 【請求項７】 前記処理は、窒素ガス、酸化物窒素ガス
    およびアンモニアガスからなるグループより選ばれた窒
    素を含むガス中において約６００℃〜８００℃の温度で
    ラピッドサーマルアニーリングによって行なわれる、請
    求項６に記載の配線構造の製造方法。
  8. 【請求項８】 前記処理は、アンモニアガス中において
    約３０分〜６０分間、約４００℃〜４５０℃の温度で炉
    において行なわれる、請求項６に記載の配線構造の製造
    方法。
  9. 【請求項９】 前記窒素を含むチタン層は、窒素ガス中
    におけるチタンの反応性スパッタリングによって形成さ
    れる、請求項１に記載の配線構造の製造方法。
  10. 【請求項１０】 前記窒素を含むチタン層は、化学気相
    成長法によって形成される、請求項１に記載の配線構造
    の製造方法。
  11. 【請求項１１】 前記窒素を含むチタン層は、Ｔｉx Ｎ
    y によって与えられる組成を有しており、 前記組成は、ｘ＋ｙ≦２であり、 前記窒素の量は前記組成の少なくとも１０原子％であ
    る、請求項１に記載の配線構造の製造方法。
  12. 【請求項１２】 前記窒素を含むチタン層は約０．０１
    μｍ〜０．１μｍの範囲内の厚みに形成されている、請
    求項１に記載の配線構造の製造方法。
  13. 【請求項１３】 酸化物基板上に形成される多層の配線
    構造であって、 一方が上で他方が下に位置する、窒素を含むチタン層お
    よびチタン層と、 アルミニウム層と、 窒化チタン反射防止層とを備えた、配線構造。
  14. 【請求項１４】 前記窒素を含むチタン層は前記酸化物
    基板上に形成されており、 前記チタン層は前記窒素を含むチタン層上に形成されて
    おり、 前記アルミニウム層は前記チタン層上に形成されてお
    り、 前記窒化チタン反射防止層は前記アルミニウム層上に形
    成されている、請求項１３に記載の配線構造。
  15. 【請求項１５】 前記チタン層は前記酸化物基板上に形
    成されており、 前記窒素を含むチタン層は前記チタン層上に形成されて
    おり、 前記アルミニウム層は前記チタン層上に形成されてお
    り、 前記窒化チタン反射防止層は前記アルミニウム層上に形
    成されている、請求項１３に記載の配線構造。
  16. 【請求項１６】 前記窒素を含むチタン層は、Ｔｉx Ｎ
    y によって与えられる組成を有し、 前記組成は、ｘ＋ｙ≦２であり、 前記窒素の量は前記組成の少なくとも１０原子％であ
    る、請求項１３に記載の配線構造。
  17. 【請求項１７】 前記窒素を含有するチタン層は、約
    ０．０１μｍ〜０．１μｍの厚みに形成されている、請
    求項１３に記載の配線構造。
JP7127977A 1994-05-31 1995-05-26 配線構造およびその製造方法 Pending JPH07326618A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25098594A 1994-05-31 1994-05-31
US250985 1994-05-31

Publications (1)

Publication Number Publication Date
JPH07326618A true JPH07326618A (ja) 1995-12-12

Family

ID=22950006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7127977A Pending JPH07326618A (ja) 1994-05-31 1995-05-26 配線構造およびその製造方法

Country Status (4)

Country Link
US (2) US5688717A (ja)
EP (1) EP0690503A1 (ja)
JP (1) JPH07326618A (ja)
KR (1) KR950034677A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123576A (ja) * 2003-08-04 2005-05-12 Semiconductor Energy Lab Co Ltd 配線基板、及び半導体装置、並びにそれらの作製方法
KR100587599B1 (ko) * 2002-12-03 2006-06-08 매그나칩 반도체 유한회사 반도체 소자의 금속라인 형성방법
JP2022512096A (ja) * 2018-12-03 2022-02-02 クアンタム－エスアイ インコーポレイテッド サンプルウェル作製技法および集積センサデバイス用の構造

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191484B1 (en) * 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
JP3751392B2 (ja) * 1996-12-27 2006-03-01 長野計器株式会社 半導体素子の電極構造およびその製造方法
US6395629B1 (en) 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
US6218078B1 (en) 1997-09-24 2001-04-17 Advanced Micro Devices, Inc. Creation of an etch hardmask by spin-on technique
US6071824A (en) * 1997-09-25 2000-06-06 Advanced Micro Devices, Inc. Method and system for patterning to enhance performance of a metal layer of a semiconductor device
US6034420A (en) * 1997-12-18 2000-03-07 Advanced Micro Devices, Inc. Electromigration resistant patterned metal layer gap filled with HSQ
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
US6319727B1 (en) * 1999-02-08 2001-11-20 National Semiconductor Corporation Method for manufacturing low stress metallic interconnect lines for use in integrated circuits
US6087726A (en) 1999-03-01 2000-07-11 Lsi Logic Corporation Metal interconnect stack for integrated circuit structure
US6306771B1 (en) 1999-08-27 2001-10-23 Integrated Device Technology, Inc. Process for preventing the formation of ring defects
US6544882B1 (en) 2000-01-13 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JP2623581B2 (ja) * 1987-07-24 1997-06-25 大日本インキ化学工業株式会社 硬化性樹脂組成物
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
JPH0271631A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd 雑音量検出回路
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
JPH0438875A (ja) * 1990-06-04 1992-02-10 Toshiba Corp 半導体装置およびその製造方法
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP3170791B2 (ja) * 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
KR950009278B1 (ko) * 1990-10-09 1995-08-18 니뽄 덴끼 가부시끼가이샤 반도체장치 제조방법
EP0499433B1 (en) * 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5380678A (en) * 1991-03-12 1995-01-10 Yu; Chang Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2655213B2 (ja) * 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JPH05152245A (ja) * 1991-11-26 1993-06-18 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5275715A (en) * 1992-01-23 1994-01-04 Micron Technology Inc. Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
JPH05234935A (ja) * 1992-02-20 1993-09-10 Matsushita Electron Corp 半導体装置及びその製造方法
JPH05291201A (ja) * 1992-04-08 1993-11-05 Sony Corp アルミニウム系パターンの形成方法
JP3195066B2 (ja) * 1992-09-18 2001-08-06 株式会社東芝 ドライエッチング方法
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587599B1 (ko) * 2002-12-03 2006-06-08 매그나칩 반도체 유한회사 반도체 소자의 금속라인 형성방법
JP2005123576A (ja) * 2003-08-04 2005-05-12 Semiconductor Energy Lab Co Ltd 配線基板、及び半導体装置、並びにそれらの作製方法
JP2022512096A (ja) * 2018-12-03 2022-02-02 クアンタム－エスアイ インコーポレイテッド サンプルウェル作製技法および集積センサデバイス用の構造

Also Published As

Publication number Publication date
US5688717A (en) 1997-11-18
US5675186A (en) 1997-10-07
KR950034677A (ko) 1995-12-28
EP0690503A1 (en) 1996-01-03

Similar Documents

Publication Publication Date Title
JPH07326618A (ja) 配線構造およびその製造方法
JP5458514B2 (ja) 半導体装置の製造方法、及び半導体装置
JPH024971A (ja) 半導体装置の製造方法
US6130155A (en) Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
US7566644B2 (en) Method for forming gate electrode of semiconductor device
JPS62283625A (ja) 半導体装置の電極の製造方法
JPS6232610A (ja) 半導体装置の製造方法
US7642655B2 (en) Semiconductor device and method of manufacture thereof
JPH0492453A (ja) 半導体装置
JPS63177537A (ja) 半導体素子の製造方法
JPH06104424A (ja) ショットキバリヤ型ダイオード及びその製造方法
JPH0419707B2 (ja)
JPH05308057A (ja) 半導体装置の製造方法
TW556276B (en) Manufacturing method of gate dielectric layer
JPH04216622A (ja) 半導体装置の製造方法
JPH06291253A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
KR100709461B1 (ko) 텅스텐 게이트 형성 방법
JPH06268084A (ja) 半導体装置の製造方法
KR19980033882A (ko) 반도체 디바이스의 금속 배선 형성 방법
JP2003037080A (ja) 半導体素子用の金属配線の後処理方法
JPH04122026A (ja) 半導体装置の製造方法
JPH06163541A (ja) 集積回路装置及びその製造方法
JPH07226438A (ja) 半導体装置の製造方法
JPH0364921A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307