JP2003037080A - 半導体素子用の金属配線の後処理方法 - Google Patents

半導体素子用の金属配線の後処理方法

Info

Publication number
JP2003037080A
JP2003037080A JP2002187600A JP2002187600A JP2003037080A JP 2003037080 A JP2003037080 A JP 2003037080A JP 2002187600 A JP2002187600 A JP 2002187600A JP 2002187600 A JP2002187600 A JP 2002187600A JP 2003037080 A JP2003037080 A JP 2003037080A
Authority
JP
Japan
Prior art keywords
metal wiring
post
aluminum
substrate
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002187600A
Other languages
English (en)
Inventor
Saisukku Ri
載 ▲すっく▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tobu Denshi KK
Original Assignee
Tobu Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tobu Denshi KK filed Critical Tobu Denshi KK
Publication of JP2003037080A publication Critical patent/JP2003037080A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明はアルミニウム酸化膜を金属配線
の保護層として使用することによって金属配線の信頼度
を増進させることができる半導体素子用の金属配線の後
処理方法を提供する。 【解決手段】 本発明は基板上に任意のパターンで形成
された金属配線を後処理する方法において、蒸着工程を
遂行して金属配線が形成された基板の全面に所定の厚さ
のアルミニウムを形成する工程と、所定の工程条件下で
プラズマ処理を遂行することによって、アルミニウムを
アルミニウム酸化膜でなされた下部障壁層に変化させる
工程と、及び蒸着工程を遂行して下部障壁層の上部全面
にわたり層間絶縁層を形成する工程とを含む半導体素子
用の金属配線の後処理方法を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアルミニウム酸化膜
を金属配線の保護層として使用することによって金属配
線の信頼度を増進させることができる半導体素子用の金
属配線の後処理方法に関するものである。
【０００２】
【従来の技術】公知のように、半導体素子を製造するこ
とにおいては多様な形態の金属配線(例えば、アルミニ
ウム合金等)を形成するためのパターニング工程を必要
とするが、アルミニウム合金を任意のパターンで蝕刻し
て金属配線を形成する典型的な蝕刻工程としてはプラズ
マを利用する乾燥式蝕刻工程などがある。
【０００３】一方、基板上に形成された金属配線は時定
数などを補償することができるように後処理工程を通じ
て金属配線間誘電体(Inter Metal Dielectric：IMD)に
より埋めたてされるが、このような金属誘電体としては
比較的に誘電率が低いフッ素ドーピングシリコングラス
(Fluorine doped Silicon Glass：FSG)が主に利用され
ている。
【０００４】他の一方、フッ素ドーピングシリコングラ
ス(FSG）の主成分であるフッ素(F）は腐食性ガスとして
金属と接触する場合に金属蝕刻(Metal Etching)を誘発
させる。したがって、誘電率を下げるためにフッ素成分
を増加させれば深刻な金属腐食の現象が生じるようにな
り、これによって半導体素子の信頼性が低下される問題
がある。
【０００５】したがって、従来には金属配線上にFSGを
塗布する前に保護膜(FSGの下部層)として、一例として
図１から図３に図示したように、TEOS酸化膜またはHDP
USG(High Density Plasma Undoped Silicon Glass)を使
用している。
【０００６】図１から図３は従来方法によって金属配線
の後処理工程を遂行する過程を図示した工程順序図であ
る。図１を参照すれば、基板102上に任意のパターンを
有する金属配線104を形成する。一例として図２に示す
ように、時定数を減らすために金属配線間誘電体(IMD)
材料としてFSGを形成する前に、所定の厚さの保護膜106
を形成する。この時、保護膜106としてTEOS酸化膜また
はHDP USGが使用されている。
【０００７】続いて、蒸着工程を遂行することにより、
一例として図３に図示されたように、保護膜106の上部
全面にわたりフッ素ドーピングシリコングラス(FSG)108
を形成することによって、基板102上に形成された金属
配線104に対する後処理を完了し、このように形成され
たFSGを通じて時定数遅延を補償するようになる。
【０００８】
【発明が解決しようとする課題】しかし、前述したよう
に従来方法は保護膜として使用されるTEOS酸化膜または
HDP USGの絶縁性が多少落ちるという問題があり、FSGに
含有されたフッ素(F）の拡散を確実に遮断できないため
に金属配線が腐食されることにより配線の信頼度を低下
させる問題があって、異質物質(TEOS酸化膜またはHDP U
SGと金属物質)間のストレスに起因する配線の信頼度低
下の問題がある。
【０００９】
【課題を解決するための手段】本発明は前記した従来技
術の問題点を解決するためのものであり、前記目的を達
成するための本発明の一形態は、基板上に任意のパター
ンで形成された金属配線を後処理する方法において、蒸
着工程を遂行して前記金属配線が形成された基板の全面
に所定の厚さのアルミニウムを形成する工程と、所定の
工程条件下でプラズマ処理を遂行することによって、前
記アルミニウムをアルミニウム酸化膜でなされた下部障
壁層に変化させる工程と、及び蒸着工程を遂行して前記
下部障壁層の上部全面にわたり層間絶縁層を形成する工
程とを含む半導体素子用の金属配線の後処理方法を提供
する。
【００１０】前記目的を達成するための本発明に係る他
の形態は、基板上に任意のパターンで形成された金属配
線を後処理する方法において、蒸着工程を遂行して前記
金属配線が形成された基板の全面に所定の厚さのアルミ
ニウム酸化膜でなされた下部障壁層を形成する工程と、
及び蒸着工程を遂行して前記下部障壁層の上部全面にわ
たり層間絶縁層を形成する工程とを含む半導体素子用の
金属配線の後処理方法を提供する。
【００１１】本発明の前記及びその他の目的と色々な長
所はこの技術分野に熟練された人々により添付された図
面を参照して下記に記述される本発明の望ましい実施例
からさらに明確にされる。
【００１２】
【発明の実施の形態】以下、添付された図面を参照して
本発明の望ましい実施例に対して詳細に説明する。ま
ず、本発明の核心技術の要旨は、金属配線の保護層でTE
OS酸化膜またはHDPUSGを使用する前述した従来技術とは
異なり、絶縁性が優秀でフッ素の拡散を確実に抑制する
ことのできる金属配線と類似系列の物質であるアルミニ
ウム酸化膜(Ａｌ２Ｏ３)を使用するということで、この
ような技術的手段を通じて本発明で目的とするところを
容易に達成することができる。
【００１３】図４から図６は本発明による金属配線の後
処理のために金属配線が形成されたウェーハ上に後続工
程を遂行する過程を図示した工程順序図である。図４を
参照すれば、基板202上に任意のパターンを有する金属
配線204を形成する。一例として図５に示すように、時
定数を減らすためにIMD材料としてFSGを形成する前に、
化学気相蒸着(CVD)または物理気相蒸着(PVD)の方法で金
属配線204の上部全面にわたり下部障壁物質としてAlを
所定の厚さ(例えば、８０ないし１５０Å程度、望まし
くは１００Å)程度を蒸着する。
【００１４】続いて、所定の工程条件下でＯ２またはＮ
２Ｏでプラズマ処理を遂行することによって下部障壁物
質(Al)をアルミニウム酸化膜(Ａｌ２Ｏ３)でなされた下
部障壁層206に変化させる。
【００１５】この時、金属配線204上に形成されるアル
ミニウム酸化膜(Ａｌ２Ｏ３)は、TEOS酸化膜またはHDP
USGに比べて、絶縁性が優秀で、後続する工程を通じて
下部障壁層206上に形成される層間絶縁層208に含有され
たフッ素(F)の拡散を確実に抑制することができ、金属
配線204とのストレスを誘発させない。
【００１６】次に、蒸着工程を遂行することにより、一
例として図６に示すように、下部障壁層206の上部全面
にわたりフッ素ドーピングシリコングラス(FSG)208を形
成することによって、基板202上に形成された金属配線2
04に対する後処理を完了し、このように形成されたFSG
を通じてRC遅延を補償するようになる。
【００１７】一方、本実施例ではアルミニウム(Al)を蒸
着した後にプラズマ処理を通じて金属配線の上部に下部
障壁層として機能するアルミニウム酸化膜(Ａｌ２Ｏ３)
を形成するものとして説明したが、本発明は必ずこれに
限定されるものではなく、化学気相蒸着方法を通じて金
属配線上に直接アルミニウム酸化膜(Ａｌ２Ｏ３)を形成
することができ、このような方法を通じて実質的に同一
な結果を得ることができる。
【００１８】
【発明の効果】以上、説明したように本発明によれば、
金属配線の保護層としてTEOS酸化膜またはHDP USGを使
用する前述した従来技術とは異なり、絶縁性が優秀でフ
ッ素の拡散を確実に抑制することができて金属配線と類
似系列の物質であるアルミニウム酸化膜(Ａｌ２Ｏ３)を
金属配線の保護のための下部障壁層として使用すること
によって、絶縁性の確保はもちろんフッ素の拡散を確実
に抑制することができ、金属配線とのストレスを減少さ
せることができるために金属配線の信頼度を効果的に増
進させることができる。
【００１９】以上では本発明を実施例によって詳細に説
明したが、本発明は実施例によって限定されず、本発明
が属する技術分野において通常の知識を有するものであ
れば本発明の思想と精神を離れることなく、本発明を修
正または変更できるであろう。
【図面の簡単な説明】
【図１】従来方法による金属配線の後処理工程の一工程
を示す工程順序図である
【図２】従来方法による金属配線の後処理工程の一工程
を示す工程順序図である
【図３】従来方法による金属配線の後処理工程の一工程
を示す工程順序図である
【図４】本発明による金属配線の後処理の、金属配線の
形成されたウェーハ上に対する後続工程の一工程を図す
工程順序図である
【図５】本発明による金属配線の後処理の、金属配線の
形成されたウェーハ上に対する後続工程の一工程を図す
工程順序図である
【図６】本発明による金属配線の後処理の、金属配線の
形成されたウェーハ上に対する後続工程の一工程を図す
工程順序図である
【符号の説明】
１０２、２０２ 基板 １０４、２０４ 金属配線 １０６ 保護膜 １０８ フッ素ドーピングシリコングラス ２０６ 保護層 ２０８ 層間絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/88 Ａ Ｆターム(参考） 4M104 BB02 DD86 DD89 EE05 EE16 HH20 5F033 HH08 PP06 PP15 QQ89 RR03 RR11 SS11 XX18 XX19 XX24 XX28 5F058 BD01 BD04 BD05 BD06 BF73 BJ02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板上に任意のパターンで形成された金
    属配線を後処理する方法において、 蒸着工程を遂行して前記金属配線が形成された基板の全
    面に所定の厚さのアルミニウムを形成する工程と、 所定の工程条件下でプラズマ処理を遂行することによっ
    て、前記アルミニウムをアルミニウム酸化膜でなされた
    下部障壁層に変化させる工程と、及び蒸着工程を遂行し
    て前記下部障壁層の上部全面にわたり層間絶縁層を形成
    する工程とを含むことを特徴とする半導体素子用の金属
    配線の後処理方法。
  2. 【請求項２】 前記アルミニウムの厚さは、８０ないし
    １５０Åの範囲を有することを特徴とする請求項１に記
    載の半導体素子用の金属配線の後処理方法。
  3. 【請求項３】 前記プラズマ処理は、Ｏ２またはＮ２Ｏ
    を使用することを特徴とする請求項１に記載の半導体素
    子用の金属配線の後処理方法。
  4. 【請求項４】 基板上に任意のパターンで形成された金
    属配線を後処理する方法において、 蒸着工程を遂行して前記金属配線が形成された基板の全
    面に所定の厚さのアルミニウム酸化膜でなされた下部障
    壁層を形成する工程と、及び蒸着工程を遂行して前記下
    部障壁層の上部全面にわたり層間絶縁層を形成する工程
    とを含むことを特徴とする半導体素子用の金属配線の後
    処理方法。
JP2002187600A 2001-06-27 2002-06-27 半導体素子用の金属配線の後処理方法 Pending JP2003037080A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-036954 2001-06-27
KR10-2001-0036954A KR100430579B1 (ko) 2001-06-27 2001-06-27 반도체 소자용 금속 배선의 후처리 방법

Publications (1)

Publication Number Publication Date
JP2003037080A true JP2003037080A (ja) 2003-02-07

Family

ID=19711394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002187600A Pending JP2003037080A (ja) 2001-06-27 2002-06-27 半導体素子用の金属配線の後処理方法

Country Status (5)

Country Link
US (1) US20030003732A1 (ja)
JP (1) JP2003037080A (ja)
KR (1) KR100430579B1 (ja)
CN (1) CN1395300A (ja)
TW (1) TW541622B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815188B1 (ko) 2006-06-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법
KR20080062022A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 플래쉬 기억 소자의 형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943549A (ja) * 1982-09-03 1984-03-10 Fujitsu Ltd アルミニウム配線層の形成方法
KR0121862B1 (ko) * 1990-11-13 1997-11-11 문정환 금속배선 형성방법
KR0155847B1 (ko) * 1995-07-13 1998-12-01 김광호 반도체소자 배선형성방법
KR20010027379A (ko) * 1999-09-13 2001-04-06 윤종용 금속배선 보호막을 구비하는 반도체 장치 및 그 제조방법
JP2001168101A (ja) * 1999-11-29 2001-06-22 Texas Instr Inc <Ti> 窒化アルミニウム障壁を形成する方法
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
KR100371932B1 (ko) * 2000-12-22 2003-02-11 주승기 알루미늄막 또는 산화알루미늄막의 형성방법
US6596133B1 (en) * 2001-06-14 2003-07-22 Cvc Products, Inc. Method and system for physically-assisted chemical-vapor deposition

Also Published As

Publication number Publication date
KR20030000813A (ko) 2003-01-06
US20030003732A1 (en) 2003-01-02
CN1395300A (zh) 2003-02-05
KR100430579B1 (ko) 2004-05-10
TW541622B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
US6426285B1 (en) Method to solve intermetallic dielectric cracks in integrated circuit devices
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US7501706B2 (en) Semiconductor devices to reduce stress on a metal interconnect
US6734101B1 (en) Solution to the problem of copper hillocks
US6376360B1 (en) Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
KR20010050129A (ko) 집적 회로의 층간 금속층 유전체내의 확산 방지 배리어층
US6657299B2 (en) Semiconductor with a stress reduction layer and manufacturing method therefor
US20090166878A1 (en) Semiconductor Device and Method of Fabricating the Same
JP2003037080A (ja) 半導体素子用の金属配線の後処理方法
US7622331B2 (en) Method for forming contacts of semiconductor device
US7256122B2 (en) Method of fabricating semiconductor device
US6544882B1 (en) Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
KR100577446B1 (ko) 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어
US7144828B2 (en) He treatment to improve low-k adhesion property
KR100443148B1 (ko) 반도체소자의 제조방법
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
KR100591183B1 (ko) 구리 다마신 공정을 이용하는 반도체 소자의 층간 절연막형성 방법
KR100588666B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100414306B1 (ko) 반도체장치의금속콘택방법
KR100213208B1 (ko) 반도체 장치의 층간 절연막 형성 방법
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100265360B1 (ko) 반도체장치의보호막형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080319