KR100213208B1 - 반도체 장치의 층간 절연막 형성 방법 - Google Patents

반도체 장치의 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100213208B1
KR100213208B1 KR1019960025930A KR19960025930A KR100213208B1 KR 100213208 B1 KR100213208 B1 KR 100213208B1 KR 1019960025930 A KR1019960025930 A KR 1019960025930A KR 19960025930 A KR19960025930 A KR 19960025930A KR 100213208 B1 KR100213208 B1 KR 100213208B1
Authority
KR
South Korea
Prior art keywords
forming
interlayer insulating
insulating film
buffer layer
metal layer
Prior art date
Application number
KR1019960025930A
Other languages
English (en)
Other versions
KR980005843A (ko
Inventor
이주범
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960025930A priority Critical patent/KR100213208B1/ko
Publication of KR980005843A publication Critical patent/KR980005843A/ko
Application granted granted Critical
Publication of KR100213208B1 publication Critical patent/KR100213208B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 메탈층사이를 절연시킬 수 있는 반도체 장치의 층간 절연막 형성 방법에 관하여 기재하고 있다. 이는, 실리콘 기판상에 도전성 물질을 소정 두께로 증착시켜서 메탈층을 형성시키는 단계와, 상기 메탈층상에 버퍼층을 형성시키는 단계와, 상기 버퍼층상에 반사방지막을 형성시키는 단계와, 상기 반사방지막상에 층간 절연막을 형성시키는 단계로 이루어진다. 따라서, 본 발명에 따르면, 메탈층과 반사방지막 사이에 열응력을 완화시킬 수 있는 버퍼층을 형성시킴으로서, 상기 메탈층과 반사방지막 사이의 열팽창율 차이에 의한 스트레스 발생을 방지시켜서 상기 층간 절연막에 균열이 발생시키는 것을 방지하고 반도체 장치의 성능 및 신뢰도를 향상시킬 수 있다.

Description

반도체 장치의 층간 절연막 형성 방법
제1도는 종래 실시예에 따라서 층간 절연막이 형성된 실리콘 기판에 균열이 형성된 것을 도시한 단면도.
제2도 및 제3도는 본 발명에 따라서 층간 절연막이 형성된 실리콘 기판을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
210 : 실리콘 기판 220 : 메탈층
230 : 버퍼층 240 : 반사방지막
250 : 층간 절연막
본 발명은 반도체 장치의 층간 절연막을 형성하기 위한 방법에 관한 것으로, 특히 균열이 발생하는 것을 방지시켜서 메탈층 사이를 절연시킬 수 있는 반도체 장치의 층간 절연막 형성 방법에 관한 것이다.
일반적으로, 반도체 장치의 집적도가 증가됨에 따라서 소정 형상의 패턴이 형성되어 있는 반도체 기판의 평탄도를 향상시키기 위한 층간 절연막이 요구되는데, 이러한 요구를 만족시키기 위하여 스핀 온 글라스(SOG) 또는 보론-인이 함유된 실리콘 글라스(BPSG)등을 사용하거나, 또는 패턴층상에 절연 물질을 적층시킴으로서 형성된 절연층을 화학 기계 연마 공정(CMP) 또는 이온 밀링 공정 등과 같은 평탄화 공정에 의하여 평탄화시킨다.
이때, 상기 스핀 온 글라스는 도포 공정이 단순하고 좋은 평탄도를 구비하고 있으며 또한 저온 공정이 가능하다는 장점을 구비하고 있는 반면에, 탄소 성분을 구비하고 있으므로 약 600℃ 이상의 온도하에서 탄소의 확산 및 균열 발생 등과 같은 공정상의 문제점을 안고 있다는 단점이 있다.
또한, 상기 보론-인이 함유된 실리콘 글라스는 고온하에서 리플로우 특성이 양호하다는 장점을 구비하고 있으나, 후속 열처리 공정의 열처리 온도하에서 다시 리플로우됨으로서 하지막의 패턴이 시프트되어서 이를 조절하거나 또는 붕소(B) 또는 인(P)의 농도를 다시 조절하여야 한다는 문제점이 야기된다.
상기된 바와 같이, 반도체 소자 제조 방법에 있어서, 메탈층간 절연을 위해 사용되는 산화막은 메탈층의 온도 제한성 때문에 약 450℃ 이하의 증착 온도를 갖으며 이러한 조건을 만족시키기 위하여 플라즈마 산화물이 주로 사용되었으나 최근에는 컨포머티(conformity)가 우수한 O3-TEOS USG가 널리 사용된다.
즉, 제1도에 도시되어 있는 바와 같이, 실리콘 기판(110)상에 스퍼터링 증착 공정 또는 플라즈마 증착 공정 등과 같은 진공 증착 공정에 의하여 알루미늄과 같은 도전성 물질을 소정 두께로 증착시킴으로서 메탈층(120)을 형성시킨 후 상기 메탈층(120)상에 티타늄 질화물로 이루어진 반사방지막(130)을 형성시키며, 또한 상기 반사방지막(130) 상에 O3-TEOS USG를 화학 기상 증착 공정에 의하여 소정 두께로 증착시켜서 층간 절연막(140)을 형성시킨다.
이때, 상기 층간 절연막(140)을 구성하고 있는 O3-TEOS USG는 하지막에 따른 증착 속도 변화가 극심하므로 이에 따른 층간 절연막(140)의 모폴러지가 불량하고 또한 하지막의 인장 응력에 의한 균열 발생이 용이하다는 문제점이 야기된다.
특히, 제1도에 도시되어 있는 바와 같이, O3-TEOS USG를 메탈층(120)간의 절연막으로 사용하는 경우에 후속 열처리 공정에서 메탈층(120)과의 열팽창율 차이에 의하여 계면에서 스트레스가 발생하여 균열이 발생하며, 또한 메탈층(120)의 사진 식각 공정시 반사율을 낮춰 노칭(notching)을 방지시키기 위하여 반사방지막(130)을 형성하는 경우에 상기 반사방지막(130)과 메탈층(120)사이의 열팽창율 차이에 의한 균열(C) 발생이 용이하다는 문제점이 야기된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 O3-TEOS USG를 메탈층간의 절연막으로 사용하는 경우에 메탈층과의 열팽창율 차이에 의하여 O3-TEOS USG로 이루어진 층간 절연막에 균열이 발생되는 것을 방지시키기 위한 반도체 장치의 층간 절연막 형성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판상에 도전성 물질을 소정 두께로 증착시켜서 메탈층을 형성시키는 단계와, 상기 메탈층상에 열응력을 완화시키는 버퍼층을 형성시키는 단계와, 상기 버퍼층상에 반사방지막을 형성시키는 단계와, 상기 반사방지막상에 층간 절연막을 형성시키는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법을 제공한다.
본 발명의 일실시예에 따르면, 상기 버퍼층은 상기 도전성 물질의 산화물로 이루어져 있는 것을 특징으로 한다.
본 발명의 일실시예에 따르면, 상기 버퍼층은 플라즈마 공정에 의하여 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
제2도 및 제3도는 본 발명의 실시예에 따른 층간 절연막 형성 방법을 순차적으로 도시한 단면도이다.
즉, 본 발명에 따른 반도체 장치의 층간 절연막 형성 방법은 실리콘 기판상에 도전성 물질을 소정 두께로 증착시켜서 메탈층을 형성시키는 단계와, 상기 메탈층상에 버퍼층을 형성시키는 단계와, 상기 버퍼층상에 반사방지막을 형성시키는 단계와, 상기 반사방지막상에 층간 절연막을 형성시키는 단계로 이루어진다.
먼저, 메탈층상에 버퍼층이 형성되어 있는 것을 단면 도시한 제2도를 참조하면, 실리콘 기판(210)상에 스퍼터링 증착 공정 또는 플라즈마 증착 공정 등과 같은 진공 증착 공정에 의하여 알루미늄(Al), 텅스텐(W), 백금(Pt) 등과 같은 도전성 물질을 소정 두께로 증착시켜서 메탈층(220)을 형성시킨다. 여기에서 상기 도전성 물질은 알루미늄(Al)으로 이루어져 있는 것이 바람직하다.
또한 상기 메탈층(220)상에 알루미나(Al2O3)와 같은 절연 물질을 플라즈마 증착 공정 등에 의하여 소정 두께 예를 들면 약 50Å 내지 200Å 정도의 두께 또는 약 70Å 내지 100Å 정도의 두께로 증착시켜서 버퍼층(230)을 형성시키며 이러한 버퍼층(230)은 후속 공정에 의하여 형성되는 반사방지막과 메탈층사이의 열팽창율 차이를 완화시키거나 또는 방지시키기 위한 작용 특성을 나타낸다.
상기된 바와 같이 열팽창율 차이에 의하여 발생되는 열응력을 완화시키거나 방지하기 위하여 형성되는 버퍼층(230)은 상기 메탈층(220)을 구성하는 도전성 물질의 산화물로 이루어져 있으며 특히 알루미나(Al2O3)로 이루어져 있고, 이러한 버퍼층(230)은 또한 산소 분위기하의 플라즈마 공정 또는 오존이 존재하는 분위기하의 UV 작용에 의하여 형성된다.
또한, 반사방지막 및 층간 절연막이 형성되어 있는 제3도를 참조하면, 버퍼층(230)이 형성되어 있는 결과물의 전면에 티타늄 질화물(TiN)과 같은 물질을 화학 기상 증착 공정 등에 의하여 소정 두께로 증착시켜서 반사방지막(240)을 형성시키며, 이러한 반사방지막(240)은 이 후의 사진 식각 공정 수행시 반사율을 낮추고 그 결과 노칭(notching)이 발생되는 것을 방지하기 위하여 형성된다.
이 후에, O3-TEOS USG(O3-tetraethylorthosilicate undoped silicate glass)를 화학 기상 증착(CVD) 공정 또는 물리 기상 증착(PVD) 공정 등에 의하여 상기 반사방지막(240)의 전면에 소정 두께로 증착시킴으로서 층간 절연막(250)을 형성시킨다.
상기한 바와 같이 본 발명의 실시예에 따라서 형성된 층간 절연막(250)상에, 추후 공정에 의하여 메탈층을 형성시키기 전에 스핀 온 글라스(SOG) 박막을 약 400℃ 내지 450℃ 정도의 온도하에서 베이킹시키거나 또는 소정 온도하에서 메탈 합금을 형성시킬 때, 비록 상기 반사방지막(240)의 열팽창율은 상기 메탈층(220)의 열팽창율보다 상대적으로 작게 유지되지만 상기 버퍼층(230)에 의하여 이러한 열팽창율 차이를 완화시킴으로서 상기 반사방지막(240)에 균열이 발생되는 것을 방지시키며 그 결과 상기 O3-TEOS USG로 이루어진 층간 절연막(250)에 균열이 발생되는 것을 방지시킨다.
즉, 하기 표를 참조하면, 종래 실시예에 따라서 알루미늄으로 이루어진 메탈층상에 직접 티타늄 질화물을 증착시킴으로서 반사방지막을 형성시키고 상기 반사방지막상에 O3-TEOS USG를 증착시켜서 층간 절연막을 형성하는 시편1의 경우에, 450℃ 정도의 온도하에서 30분 동안 열처리하는 공정을 2회 실시하게 되면 웨이퍼당 10 내지 40개소 정도의 균열이 발생하게 된다.
한편, 이와는 반대로 본 발명의 실시예에 따라서 알루미늄으로 이루어진 메탈층상에 알루미나로 이루어진 버퍼층을 형성시키고 상기 버퍼층상에 티타늄 질화물을 증착시킴으로서 반사방지막을 형성시킨 후, 상기 반사방지막 상에 O3-TEOS USG를 증착시켜서 층간 절연막이 형성되어 있는 시편2의 경우에, 450℃ 정도의 온도하에서 30분 동안 열처리하는 공정을 2회 실시하여도 상기 층간 절연막에 균열이 발생되지 않는다는 것을 알 수 있다.
따라서, 본 발명에 따르면, 하지막의 열팽창율 차이 등에 의한 열응력 발생의 영향은 버퍼층에 의하여 완화되거나 방지되며 그 결과 O-TEOS USG로 이루어진 층간 절연막에 균열이 발생되는 것을 방지시켜서 반도체 장치의 성능 및 신뢰도를 향상시킨다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 이하의 청구 범위에 기재된 본 발명의 사상 및 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.

Claims (9)

  1. 실리콘 기판상에 도전성 물질을 소정 두께로 증착시켜서 메탈층을 형성시키는 단계와, 상기 메탈층상에 열응력을 완화시키는 버퍼층을 형성시키는 단계와, 상기 버퍼층상에 반사방지막을 형성시키는 단계와, 상기 반사방지막 상에 층간 절연막을 형성시키는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  2. 제1항에 있어서, 상기 버퍼층은 산화물로 이루어져 있는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  3. 제2항에 있어서, 상기 버퍼층은 알루미나로 이루어져 있는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  4. 제3항에 있어서, 상기 버퍼층은 플라즈마 공정에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  5. 제3항에 있어서, 상기 버퍼층은 O3-UV 공정에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  6. 제4항 또는 제5항에 있어서, 상기 버퍼층의 적층 두께는 50Å 내지 200Å의 두께로 유지되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  7. 제1항에 있어서, 상기 메탈층은 알루미늄으로 이루어져 있는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  8. 제7항에 있어서, 상기 반사방지막은 티타늄 질화물로 이루어져 있는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
  9. 제8항에 있어서, 상기 층간 절연막은 O3-TEOS USG로 이루어져 있는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
KR1019960025930A 1996-06-29 1996-06-29 반도체 장치의 층간 절연막 형성 방법 KR100213208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025930A KR100213208B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025930A KR100213208B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR980005843A KR980005843A (ko) 1998-03-30
KR100213208B1 true KR100213208B1 (ko) 1999-08-02

Family

ID=19464818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025930A KR100213208B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100213208B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001060041A1 (en) * 2000-02-14 2001-08-16 Moneyphone Co., Ltd. Multi-function telephone used by internet and pstn

Also Published As

Publication number Publication date
KR980005843A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6252303B1 (en) Intergration of low-K SiOF as inter-layer dielectric
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US6004876A (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
CN100372097C (zh) 制作集成电路中铜互连线的方法
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
KR100376266B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6734101B1 (en) Solution to the problem of copper hillocks
JP2000223573A (ja) 平坦なレベル間誘電体層を有する集積回路素子
KR100213208B1 (ko) 반도체 장치의 층간 절연막 형성 방법
KR100248572B1 (ko) 반도체장치 및 그제조방법
US20090166878A1 (en) Semiconductor Device and Method of Fabricating the Same
KR100476710B1 (ko) 반도체 소자의 금속배선 형성방법
JP2001118928A (ja) 集積回路の製造方法
US6096645A (en) Method of making IC devices having stable CVD titanium nitride films
US6982226B1 (en) Method of fabricating a contact with a post contact plug anneal
KR100310495B1 (ko) 복합배선층을갖는반도체소자의제조방법
US6544891B1 (en) Method to eliminate post-CMP copper flake defect
KR100443148B1 (ko) 반도체소자의 제조방법
KR100623595B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR100591183B1 (ko) 구리 다마신 공정을 이용하는 반도체 소자의 층간 절연막형성 방법
KR100850137B1 (ko) 반도체 소자의 층간 절연막 제조방법
KR100367499B1 (ko) 반도체소자의제조방법
KR0179021B1 (ko) 이중 층간절연막 증착방법
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee