KR100310495B1 - 복합배선층을갖는반도체소자의제조방법 - Google Patents

복합배선층을갖는반도체소자의제조방법 Download PDF

Info

Publication number
KR100310495B1
KR100310495B1 KR1019980044292A KR19980044292A KR100310495B1 KR 100310495 B1 KR100310495 B1 KR 100310495B1 KR 1019980044292 A KR1019980044292 A KR 1019980044292A KR 19980044292 A KR19980044292 A KR 19980044292A KR 100310495 B1 KR100310495 B1 KR 100310495B1
Authority
KR
South Korea
Prior art keywords
film
hsq
insulating film
interlayer insulating
approximately
Prior art date
Application number
KR1019980044292A
Other languages
English (en)
Other versions
KR19990037294A (ko
Inventor
노리아끼 오다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990037294A publication Critical patent/KR19990037294A/ko
Application granted granted Critical
Publication of KR100310495B1 publication Critical patent/KR100310495B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

작은 배선 피치에서도 배선 용량이 작은 반도체 소자를 제조할 수 있는 반도체 소자 제조 방법이 제공된다.
상기 제조 방법은 배선층 상에 HSG 막을 포함한 층간 절연막을 형성하는 단계, 상기 HSQ 막에 수소 이온을 주입하는 단계, 및 상기 반도체 소자를 어닐링하는 단계를 포함한다.

Description

복합 배선층을 갖는 반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE HAVING MULTIPLE LAYER}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 하이드로젠 실세스쿼젼스 (hydrogen silsesquioxance)(이하 HSQ 라 한다) 를 층간 절연막으로 이용한 복합 배선층을 갖는 반도체 소자의 제조 방법에 관한 것이다.
최근의 소형화 기술에 따라서, 복합 배선층을 갖는 반도체 소자의 배선 피치는 점차 감소하였다. 배선 피치가 감소하게 되면, 인접 배선간의 간격이 줄어들게 되고 배선 용량으로 일컬어지는 인접 배선간의 정전 용량은 증가하게 된다. 따라서, 동작 속도는 낮아지고 소비 전력은 증가하게 된다. 이러한 문제점을 극복하기 위해, 지금까지 사용된 실리콘 산화막 대신에 저유전막 (저유전 상수를 갖는 막) 을 층간 절연막으로 이용하는 것이 제안되었다. 이러한 저유전막을 이용함으로써, 작은 배선 피치를 갖는 반도체 소자에서도 작은 배선 용량을 실현할 수 있게 되었다.
여러 가지 재료로 이루어진 저유전막은 이미 연구되고 개발되었다. 특히, HSQ 는 1400℃ 이상의 온도에서 열저항이 있기 때문에, 가장 유망한 저유전막들 중의 하나이다.
HSQ 를 층간 절연막으로 이용한 종래의 반도체 소자 제조 방법은, 예를 들면 "T.Zoes, B.Ahlburn, K.Erz, and M.Marsden, "Planarization Performance of Flowable Oxide in the Sub-0.5㎛ Regime", Conference Proceedings ULSI XI 1996 Materials Research Society pp.121-125 (1996)" 에 개시되어 있다.
상기 문헌에 개시된 방법과 동일한 종래의 반도체 소자 제조 방법에 대해서, 도 7a 와 도 7b 및 도 8a 와 도 8b 를 참조하여 아래에서 설명한다.
도 7a 에 있어서, 대략 0.8㎛ 두께의 BPSG (Boro-Phospho-Silicate Glass) 로 이루어진 제 1 층간 절연막 (1) 상에, 대략 30㎚ 두께의 티타늄막과 대략 100㎚ 두께의 티타늄 질화막으로 이루어진 제 1 고융점 금속막 (2), 대략 0.5㎛ 두께의 AlCu 막으로 이루어진 제 1 금속막 (3), 및 포토리소그래픽 공정중의 반사 방지용인 대략 50㎚ 두께의 티타늄 질화막으로 이루어진 제 1 반사 방지막 (4) 들을 아래에서부터 이러한 순서로 스퍼터링 방법을 통해서 형성한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭 방법에 의한 패터닝 공정을 통해서, 제 1 고융점 금속막 (2), 제 1 금속막 (3), 및 제 1 반사 방지막 (4) 으로 이루어진 제 1 배선층을 형성한다. 그런 다음, 대략 50㎚ 두께의 제 1 플라즈마 산화막 (5) 을, 예를 들면 SiH4와 NH3의 혼합 가스를 이용한 플라즈마 CVD 방법을통해서 형성한다. 또한, HSQ 막의 두께가 대략 0.4㎛ 두께에 도달하도록 제 1 배선층상에 HSQ 를 도포한 후에 베이킹 공정을 수행함으로써, 층간 절연막인 HSQ 막 (6) 을 형성한다. 또한, 이러한 HSQ 막 (6) 상에 대략 1.4㎛ 두께의 제 2 플라즈마 산화막 (7) 을 플라즈마 CVD 방법을 이용하여 형성한다. 그런 다음, 화학적 연마 방법 또는 기계적 연마 방법 중에 적어도 한 가지 방법을 적용하여 제 1 배선층상의 HSQ 막 (6) 과 제 2 플라즈마 산화막 (7) 의 두께의 합이 대략 0.8㎛ 가 되도록 한다.
그런 다음, 도 7b 에 도시된 바와 같이, 포토리소그래픽 공정과 반응성 이온 에칭을 이용하여 제 1 비아홀 (8) 을 형성한다. 그런 다음, 비아홀 (8) 내와 제 2 플라즈마 산화막 (7) 상에 대략 30㎚ 두께의 티타늄과 대략 100㎚ 두께의 티타늄 질화막으로 이루어진 제 2 고융점 금속막 (9) 을 형성한다. 또한, WF6등의 소스 가스를 사용한 CVD 방법을 이용하여 대략 0.5㎛ 두께의 텅스텐을 피착하고, 그런 다음, 에치백을 통해서 비아홀 (8) 내에만 텅스텐을 잔류시켜 제 1 텅스텐막 (10) 을 형성한다. 그런 다음, 대략 0.5㎛ 두께의 AlCu 막으로 이루어진 제 2 금속막 (11) 과 대략 50㎚ 두께의 티타늄 질화막으로 이루어진 제 2 반사 방지막 (12) 을 기판 전면에 스퍼터링 방법을 이용하여 형성한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭 방법에 의한 패터닝 공정을 통해서, 제 2 고융점 금속막 (9), 제 2 금속막 (11) 및 제 2 반사 방지막 (12) 으로 이루어진 제 2 배선층을 형성한다.
그런 다음, 도 8a 에 도시된 바와 같이, 대략 50㎚ 두께의 제 3 플라즈마 산화막 (14) 을, 예를 들면 SiH4와 Mn 의 혼합 가스를 이용한 플라즈마 CVD 방법을 통해서 형성한다. 그런 다음, 제 2 배선층상에 HSQ 를 도포한 후에 베이킹 공정을 수행함으로써, 대략 1.4㎛ 두께의 HSQ 막 (15) 을 형성한다. 또한, 이러한 HSQ 막 (15) 상에 대략 1.4㎛ 두께의 제 4 플라즈마 산화막 (16) 을 플라즈마 CVD 방법을 이용하여 형성한다. 그런 다음, 화학적 연마 방법 또는 기계적 연마 방법 중에 적어도 한 가지 방법을 적용하여 제 2 배선층상의 HSQ 막 (15) 과 제 4 플라즈마 산화막 (16) 의 두께의 합이 대략 0.8㎛ 가 되도록 한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭을 이용하여 제 2 비아홀 (17) 을 형성한다. 그런 다음, 스퍼터링 방법을 이용하여, 제 2 비아홀 (17) 내에 대략 30㎚ 두께의 티타늄과 대략 100㎚ 두께의 티타늄 질화막으로 이루어진 제 3 고융점 금속막 (18) 을 형성한다. 또한, WF6등의 소스 가스를 사용한 CVD 방법을 이용하여 대략 0.5㎛ 두께의 텅스텐을 피착한 후에, 에치백을 통해서 비아홀 (17) 내에만 텅스텐을 잔류시켜 제 2 텅스텐막 (100) 을 형성한다. 그런 다음, 대략 0.5㎛ 두께의 AlCu 막으로 이루어진 제 3 금속막 (19) 과 대략 50㎚ 두께의 티타늄 질화막으로 이루어진 제 3 반사 방지막 (20) 을 스퍼터링 방법을 이용하여 기판 전면에 형성한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭 방법을 통해서, 제 3 고융점 금속막 (18), 제 3 금속막 (19) 및 제 3 반사 방지막 (20) 으로 이루어진 제 3 배선층을 형성한다.
그런 다음, 도 8b 에 도시된 바와 같이, 대략 0.8㎛ 두께의 플라즈마 산화막과 대략 0.3㎛ 두께의 플라즈마 SiON 막으로 이루어진 피복막 (22) 을 형성한다.
상기 종래 제조 방법에서는, 저유전 상수막인 HSQ 막이 층간 절연막으로 이용되었지만, 제조 공정중에 HSQ 의 유전 상수가 증가함에 따라서 결과적으로 배선 용량이 증가하는 문제점이 있다.
즉, HSQ 막이 형성된 후에 고온의 열이 가해지게 되면, Si-H 결합들 중에 일부 결합이 분리된 후에, 예를 들면 Si-OH 결합으로 변화하게 된다. 그런 후에, HSQ 막내의 Si-H 결합의 수가 감소되어, HSQ 막의 유전 상수는 증가하게 된다. 상기 종래 방법에 있어서, Si-H 결합의 분리는 플라즈마 산화막이 대략 300℃ 내지 400℃ 에서 형성되거나 또는 텅스텐막이 대략 400℃ 내지 450℃ 에서 형성되는 경우에 발생한다. 특히, Si-H 결합의 수가 400℃ 이상에서는 상당히 감소된다. 따라서, 공정중에 고온을 이용하는 경우에, Si-H 결합의 수는 텅스텐막을 형성하는 동안에 상당히 감소하게 되어, 이러한 공정에 의해 배선 용량이 매우 증가하게 된다.
본 발명의 목적은 작은 배선 피치에서도 배선 용량이 작은 반도체 소자를 제조할 수 있는 반도체 소자 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자 제조 방법은 배선층 상에 HSG 막을 포함한 층간 절연막을 형성하는 단계, 상기 HSQ 막에 수소 이온을 주입하는 단계, 및 상기 반도체 소자를 어닐링하는 단계를 포함한다.
또한, 본 발명에 따른 반도체 소자 제조 방법은 층간 절연막 내에 비아홀을 형성하는 단계와 비아홀 내에 텅스텐막을 실장시키는 (embedding) 단계를 더 포함하며, 텅스텐막을 실장시키는 단계를 수행한 후에는 이온 주입 단계와 어닐링 단계를 수행한다.
더구나, 본 발명에 따른 반도체 소자 제조 방법의 어닐링 단계는 수소를 함유한 분위기에서 수행된다.
상기 방법에 따르면, 일부 Si-H 결합이 분리됨으로 인해 Si-H 결합의 수가 감소된 HSQ 막 내에 수소이온을 주입함으로써, 분리된 Si-H 결합들이 재결합되어 Si-H 결합의 수가 다시 증가하게 된다. 이와 같이 함으로써, HSQ 의 유전 상수는 다시 감소하고, 따라서 배선 용량은 감소하게 되며, 결과적으로 고속의 동작 속도와 저소비 전력을 실현할 수 있게 된다.
도 1a 와 도 1b 는 본 발명의 제 1 실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.
도 2a 와 도 2b 는 본 발명의 제 1 실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.
도 3a 와 도 3b 는 본 발명의 제 1 실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.
도 4 는 본 발명의 제 1 실시예과 종래 예 사이의 HSQ 막의 유전 상수를 비교한 도면.
도 5a 및 5b 는 본 발명의 제 2 실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.
도 6a 및 6b 는 본 발명의 제 2 실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.
도 7a 및 7b 는 종래 예에 따른 반도체 소자 제조 방법을 도시한 단면도.
도 8a 및 8b 는 종래 예에 따른 반도체 소자 제조 방법을 도시한 단면도.
※ 도면의 주요부분에 대한 부호의 설명
1 : 제 1 층간 절연막
2 : 제 1 고융점 금속막
3 : 제 1 금속막
4 : 제 1 반사 방지막
5 : 제 1 플라즈마 산화막
6 : HSQ 막
(제 1 실시예)
도 1a 에 도시된 바와 같이, 대략 30㎚ 두께의 티타늄막과 대략 100㎚ 두께의 티타늄 질화막으로 이루어진 제 1 고융점 금속막 (2), 대략 0.5㎛ 두께의 AlCu 막으로 이루어진 제 1 금속막 (3), 및 포토리소그래픽 공정중의 반사 방지용인 대략 50㎚ 두께의 티타늄 질화막으로 이루어진 제 1 반사 방지막 (4) 을, 대략 0.8㎛ 두께의 BPSG 로 이루어진 제 1 층간 절연막 (1) 상에, 아래에서부터 이러한 순서로 스퍼터링 방법을 통해서 형성한다. 이러한 경우에 있어서, 제 1 고융점 금속막 (2) 과 제 1 반사 방지막 (4) 은 대략 150℃ 내지 300℃ 의 온도에서 형성하고, 제 1 금속막 (3) 은 대략 100℃ 내지 400℃ 에서 형성한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭 방법에 의한 패터닝 공정을 통해서, 제 1 고융점 금속막 (2), 제 1 금속막 (3), 및 제 1 반사 방지막 (4) 으로 이루어진 제 1 배선층을 형성한다. 그런 다음, 대략 50㎚ 두께의 제 1 플라즈마 산화막 (5) 을, SiH4와 NH3의 혼합 가스를 이용한 플라즈마 CVD 방법을 통해서, 예를 들면 300℃ 내지 400℃에서 형성한다. 이러한 제 1 플라즈마 산화막 (5) 은 차순에 형성될 HSQ 막과 제 1 배선층간의 부착력을 향상시키기 위해 형성된다. 다음으로, HSQ 막의 두께가 대략 0.4㎛ 두께에 도달하도록 제 1 배선층상에 HSQ 를 도포한다. 그런 다음, 150℃, 200℃, 및 350℃ 에서 각각 1 분동안 베이킹 공정을 수행하고, 400℃ 의 질소 분위기에서 60 분 동안 베이킹 공정을 더 수행하여 층간 절연막인 HSQ 막 (6) 을 형성한다. 또한, 이러한 HSQ 막 (6) 상에 대략 1.4㎛ 두께의 제 2 플라즈마 산화막 (7) 을 300℃ 내지 400℃ 에서 플라즈마 CVD 방법을 이용하여 형성한다. 그런 다음, 화학적 연마 방법 또는 기계적 연마 방법 중에 적어도 한 가지 방법을 적용하여 제 1 배선층상의 HSQ 막 (6) 과 제 2 플라즈마 산화막 (7) 의 두께의 합이 대략 0.8㎛ 가 되도록 한다. HSQ 막은 그 자체가 피복막이기 때문에, 이 막의 두께는 층간 절연막으로서는 불충분하다. 또한, HSQ 막이 연마제와 세정제에 노출되어 있을 때, 막의 품질이 저하된다. 따라서, 본 실시예에 있어서, 제 2 플라즈마 산화막 (7) 은 평탄한 표면을 충분히 얻을 수 있는 충분한 CMP 양이 허용될 정도로 HSQ 막 (6) 상에 형성된다.
그런 다음, 도 1b 에 도시된 바와 같이, 포토리소그래픽 공정과 반응성 이온 에칭을 이용하여 제 1 비아홀 (8) 을 형성한다. 그런 다음, 비아홀 (8) 내에 대략 30㎚ 두께의 티타늄과 대략 100㎚ 두께의 티타늄 질화막으로 이루어진 제 2 고융점 금속막 (9) 을 대략 150℃ 내지 300℃ 에서 스퍼터링 방법을 통해 형성한다. 또한, WF6등의 소스 가스를 사용한 CVD 방법을 이용하여 대략 0.5㎛ 두께의 텅스텐을 400℃ 내지 450℃ 에서 피착하고, 그런 다음, 에치백을 통해서 비아홀 (8) 내에만 텅스텐을 잔류시켜 제 1 텅스텐막 (10) 을 형성한다. 그런 다음, 대략 0.5㎛ 두께의 AlCu 막으로 이루어진 제 2 금속막 (11) 과 대략 50㎛ 두께의 티타늄 질화막으로 이루어진 제 2 반사 방지막 (12) 을, 제 1 금속막 (3) 과 제 1 반사 방지막 (4) 의 경우와 유사하게, 기판 전면에 스퍼터링 방법을 이용하여 형성한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭 방법을 통해서, 제 2 고융점 금속막 (9), 제 2 금속막 (11) 및 제 2 반사 방지막 (12) 으로 이루어진 제 2 배선층을 형성한다.
그런 다음, 도 2a 에 도시된 바와 같이, 수소 이온 (13) 을, 예를 들면 50KeV 의 에너지와 대략 1×10-16/㎝2의 도즈에서 주입한다. 그런 다음, 대략 400℃ 에서 대략 10 분 동안 어닐링 한다. 이러한 경우에 있어서, 수소와 질소를 1:1 의 비율로 혼합한 가스를 어닐링 분위기로 이용하는 것이 바람직하다. 상기 처리 과정에 따르면, 전술한 열처리 과정에서 분리된 Si-H 결합이 주로 텅스텐막 (10) 을 형성할 때에 재결합됨으로써, 증가되었던 유전 상수가 저하된다.
그런 다음, 도 2b 에 도시된 바와 같이, 대략 50㎚ 두께의 제 3 플라즈마 산화막 (14) 을, 예를 들면 SiH4와 NH3의 혼합 가스를 이용한 플라즈마 CVD 방법을 통해서 300℃ 내지 400℃ 에서 형성한다. 그런 다음, HSQ 막 (6) 과 마찬가지로, 제 2 배선층상에 HSQ 를 도포한 후에 베이킹 공정을 수행함으로써, 대략 0.4㎛ 두께의 HSQ 막 (15) 을 형성한다. 또한, 이러한 HSQ 막 (15) 상에 대략 1.4㎛ 두께의 제 4 플라즈마 산화막 (16) 을 플라즈마 CVD 방법을 이용하여 형성한다. 그런 다음, 제 2 배선층상의 제 4 플라즈마 산화막 (16) 에 대해 화학적 연마 방법 또는 기계적 연마 방법 중에 적어도 한 가지 방법을 적용하여, 제 2 배선층상의 HSQ 막 (15) 과 제 4 플라즈마 산화막 (16) 의 두께의 합이 대략 0.8㎛ 가 되도록 한다.
그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭을 이용하여 제 2 비아홀 (17) 을 형성한다. 그런 다음, 스퍼터링 방법을 이용하여, 비아홀 (17) 내에 대략 30㎚ 두께의 티타늄과 대략 100㎚ 두께의 티타늄 질화막으로 이루어진 제 3 고융점 금속막 (18) 을 형성한다. 또한, WF6등의 소스 가스를 사용한 CVD 방법을 이용하여 대략 400℃ 내지 450℃ 에서 대략 0.5㎛ 두께의 텅스텐을 피착한 후에, 에치백을 통해서 비아홀 (17) 내에만 텅스텐을 잔류시켜 텅스텐막 (100) 을 형성한다. 그런 다음, 대략 0.5㎛ 두께의 AlCu 막으로 이루어진 제 3 금속막 (19) 과 대략 50㎚ 두께의 티타늄 질화막으로 이루어진 제 3 반사 방지막(20) 을 스퍼터링 방법을 이용하여 기판 전면에 형성한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭 방법을 통해서, 제 3 고융점 금속막 (18), 제 3 금속막 (19) 및 제 3 반사 방지막 (20) 으로 이루어진 제 3 배선층을 형성한다.
그런 다음, 도 3a 에 도시된 바와 같이, 수소 이온 (13) 을, 예를 들면 50KeV 의 에너지와 대략 1×10-16/㎝2의 도즈에서 주입한다. 그런 다음, 대략 400℃ 에서 대략 10 분 동안 어닐링 한다. 이러한 경우에 있어서, 수소와 질소를 1:1 의 비율로 혼합한 가스를 어닐링 분위기로 이용하는 것이 바람직하다. 상기 이온 주입과 어닐링과정에 있어서, 전술한 열처리 과정에서 분리된 Si-H 결합이, 주로 텅스텐막 (10) 을 형성할 때에, 재결합되기 때문에, HSQ 막 (15 와 6) 의 유전 상수를 저하시킬 수 있다.
그런 다음, 도 3b 에 도시된 바와 같이, 대략 0.8㎛ 두께의 플라즈마 산화막과 대략 0.3㎛ 두께의 플라즈마 SiON 막으로 이루어진 피복막 (22) 을 형성한다. 제 1 및 제 2 배선층과 다르게, 제 3 배선층 상에는 HSQ 막이 형성되지 않는다. 이것은 최상층의 배선은 통상적으로 큰 피치의 전원 공급용 배선 또는 접지용 배선으로만 이용되기 때문이며, 약간의 배선 용량은 문제되지 않는다. 따라서, 배선 용량이 문제가 되는 경우에는, 이러한 층 내에 HSQ 막을 이용하는 것도 바람직하다.
상기 본 발명의 제 1 실시예에 있어서, HSQ 막 (6) 을 형성한 후에, 제 2 배선층을 HSQ 막 (6) 상에 형성한다. 그런 다음, 수소 이온 (13) 을 주입하고, 어닐링을 수행한다. 따라서, 고온의 열처리로 인해, 특히 제 1 비아홀 (8) 에 텅스텐막 (10) 을 실장하는 것으로 인해 분리된 HSQ 막 (6) 내의 Si-H 결합이 재결합되어 증가된 유전 상수가 다시 저하된다. 마찬가지로, HSQ 막 (15) 을 형성한 후에, 이 막 (15) 상에 제 3 배선층을 형성한다. 그런 다음, 수소 이온 (21) 을 주입하고 어닐링을 수행한다. 이와 같이 함으로써, 고온의 열처리로 인해, 특히 제 2 비아홀 (17) 에 텅스텐막 (100) 을 실장하는 것으로 인해 분리된 HSQ 막 (6) 내의 Si-H 결합이 재결합되어 증가된 유전 상수가 다시 저하된다. 이러한 경우에 있어서, 텅스텐막 (100) 형성으로 인해 분리된 HSQ 막 (6) 내의 Si-H 결합도 동시에 재결합되고 유전 상수는 저하된다.
상기 효과를 도 4 를 참조하여 아래에서 설명한다. 도 4 는, 본 발명의 제 1 실시예와 종래 예에 있어서, HSQ 막의 유전 상수를 비교한 것이다. 도 4 의 종래 예의 경우에서, 제 1 및 제 2 배선층간의 HSQ 막 (6) 의 유전 상수는 HSQ 막이 열처리를 겪게됨으로써 상당히 증가하게 된다. 최종적으로 피복막 (22) 이 형성되면, 유전 상수는 대략 3.7 까지 증가된다. 더구나, 제 2 및 제 3 배선층간의 HSQ 막 (15) 의 유전 상수는 대략 3.4 까지 증가한다. 그러나, 본 발명의 제 1 실시예의 경우에 있어서, HSQ 막 (6 과 15) 의 유전 상수는 대략 3.1 을 유지한다.
상기 실시예에 있어서, 배선층을 형성한 후에 수소 이온을 주입한다. 이것은 고융점 금속막상에 텅스텐막을 형성한 후에 에치백을 통해 비아홀 내에 텅스텐막을 잔류시키는 방법을 통해서 텅스텐막 (10 과 100) 이 형성되었기 때문이다. 즉, 상기 방법에 있어서, 텅스텐막 (10 과 100) 을 형성한 직후에, 플라즈마 산화막 (7 과 16) 의 전면에 고융점 금속막 (9 와 18) 을 피복한다. 따라서, 상기 상태에서 수소 이온을 주입한다 하더라도, 수소 이온은 HSQ 막 (6 과 15) 에 도달되기가 어렵다. 그래서, 배선을 패터닝한 후에 이온을 주입한다.
그러나, 수소 이온 주입과 어닐링은 열처리 공정 또는 텅스텐막을 형성한 후에는 언제든지 수행할 수 있다. 예를 들면, 에치백이 아닌 CMP 를 통해서 비아홀 내에 텅스텐막 (10 과 100) 을 형성함으로써, 산화막 (7 과 16) 의 상부가 노출되었다면, 막 (10 과 100) 을 형성한 직후에 막 (10 과 100) 을 실장할 수 있다.
(제 2 실시예)
도 5a 와 도 5b 및 도 6a 와 도 6b 에 있어서, 제 1 실시예와 동일한 부분에 대해서는 도 1 내지 도 4 에 도시된 것과 동일한 기호로서 제공된다.
도 5a 는 도 1a 와 도 1b 에 도시된 제 1 실시예와 동일한 제조 공정을 통해 제 2 배선층이 형성된 상태를 도시한 것으로서, 제조 공정에 대한 설명은 여기에서 생략한다.
그런 다음, 도 5b 에 있어서, 대략 50㎚ 두께의 제 3 플라즈마 산화막 (14) 을, 예를 들면 SiH4와 NH3의 혼합 가스를 이용한 플라즈마 CVD 방법을 통해서 형성한다. 그런 다음, 제 2 배선층상에 HSQ 를 도포한 후에 베이킹 공정을 수행함으로써, 대략 0.4㎛ 두께의 HSQ 막 (15) 을 형성한다. 또한, 이러한HSQ 막 (15) 상에 대략 1.4㎛ 두께의 제 4 플라즈마 산화막 (16) 을 플라즈마 CVD 방법을 이용하여 형성한다. 그런 다음, 제 2 배선층상의 제 4 플라즈마 산화막 (16) 에 대해 화학적 연마 방법 또는 기계적 연마 방법 중에 적어도 한 가지 방법을 적용하여, 제 2 배선층상의 HSQ 막 (15) 과 제 4 플라즈마 산화막 (16) 의 두께의 합이 대략 0.8㎛ 가 되도록 한다.
그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭을 이용하여 제 2 비아홀 (17) 을 형성한다. 그런 다음, 스퍼터링 방법을 이용하여, 비아홀 (17) 내와 제 4 플라즈마 산화막 (16) 상에 대략 30㎚ 두께의 티타늄과 대략 100㎚ 두께의 티타늄 질화막으로 이루어진 제 3 고융점 금속막 (18) 을 형성한다. 또한, WF6등의 소스 가스를 사용한 CVD 방법을 이용하여 대략 0.5㎛ 두께의 텅스텐을 피착한 후에, 에치백을 통해서 비아홀 (17) 내에만 텅스텐을 잔류시켜 텅스텐막 (100) 을 형성한다. 그런 다음, 대략 0.5㎛ 두께의 AlCu 막으로 이루어진 제 3 금속막 (19) 과 대략 50㎚ 두께의 티타늄 질화막으로 이루어진 제 3 티타늄 질화막 (20) 을 스퍼터링 방법을 이용하여 기판 전면에 형성한다. 그런 다음, 포토리소그래픽 공정과 반응성 이온 에칭 방법에 의한 패터닝 공정을 통해서, 제 3 고융점 금속막 (18), 제 3 금속막 (19) 및 제 3 티타늄 질화막 (20) 으로 이루어진 제 3 배선층을 형성한다.
그런 다음, 도 6a 에 도시된 바와 같이, 수소 이온 (13) 을, 예를 들면 50KeV 의 에너지와 대략 1×10-16/㎝2의 도즈에서 주입한다. 이러한 경우에 있어서, 대부분의 수소 이온 (13) 은 제 1 배선층과 제 2 배선층 사이의 HSQ 막 (6) 에 주입된다. 그런 다음, 대략 400℃ 에서 대략 10 분 동안 어닐링한다. 이러한 경우에 있어서, 수소와 질소를 1:1 의 비율로 혼합한 가스를 어닐링 분위기로 이용하는 것이 바람직하다.
최종적으로, 도 6b 에 도시된 바와 같이, 대략 0.8㎛ 두께의 플라즈마 산화막과 대략 0.3㎛ 두께의 플라즈마 SiON 막으로 이루어진 피복막 (22) 을 형성한다.
제 2 실시예에 있어서, 수소 이온 주입은 최상부 배선층 (상기 실시예의 제 2 배선층) 이 형성된 후에 한 번만 수행된다. 따라서, 제 2 실시예는 제 1 실시예에 비해 공정 단계가 적다. HSQ 막 (6) 은 제 1 및 제 2 텅스텐막 (10 과 100) 형성 단계를 거치지 않기 때문에, 유전 상수의 피크치를 얻을 수 있다. 그러나, 수소 이온 주입 에너지 레벨은 제 1 실시예 보다 높게 설정되기 때문에, 수소 이온이 HSQ 막 (6) 내로 충분히 주입된다. 따라서, 감소된 Si-H 결합의 수를 다시 증가시킬 수 있다.
이온 주입 에너지와 수소 이온의 도즈를 적절히 조절함으로써, 다수의 HSQ 막을 포함하는 층간 절연막이 포개져 있는 반도체 소자의 경우에도, 일회의 이온 주입 공정에 의해 Si-H 결합을 재결합시킬 수 있다.
더구나, 제 2 실시예에 있어서도, 제 1 실시예와 마찬가지로, 배선층을 패터닝한 후에 수소 이온을 주입하고 어닐링할 수도 있다.
또한, 본 발명에 있어서, HSQ 막 내의 부족한 수소를 보충하기 위해서는,수소 이온을 주입한 후의 어닐링 분위기로서 수소 함유 가스를 이용하는 것이 바람직하다. 그러나, 수소를 과도하게 함유한 가스를 사용하는 경우에는, HSQ 막 내의 Si-O 결합이 분리되어 Si-H 결합이 과도하게 증가하게 된다. 그 결과, HSQ 막의 기계적인 강도가 저하되고 쉽게 벗겨지기 때문에 배선의 신뢰성을 저하시키게 된다. 따라서, 제 1 및 제 2 실시예에 있어서, 수소와 질소가 1:1 의 비율로 혼합된 가스를 어닐링 분위기로 이용한다.
또한, 본 발명에 있어서, 수소 이온 대신에 양성자나 중수소를 이용할 수도 있다. 특히, 중수소는 수소에 비해 무겁기 때문에, 이온 주입의 깊이 조절이 용이하다.
본 발명에 따른 반도체 소자 제조 방법은 HSQ 함유 층간 절연막을 형성한 후에 반도체 소자에 수소 이온을 주입하는 단계와 반도체 소자를 어닐링하는 단계를 포함한다. 따라서, 작은 배선 피치에서도 배선 용량이 작은 반도체 소자를 제조할 수 있다.
즉, 텅스텐막 형성과 같은 열처리 공정으로 인해 일부 Si-H 결합이 분리되어 Si-H 결합의 수가 감소된 층간 절연막 내에 수소를 보충함으로써, 분리된 Si-H 결합이 재결합되고 Si-H 결합의 수는 다시 증가하게 된다. 이와 같이 함으로써, HSQ 의 유전 상수는 다시 저하되고, 배선 용량도 저하되어, 결과적으로, 고속의 동작 속도와 낮은 소비 전력을 실현할 수 있다.
본 발명이 상기 실시예로 한정되지 않으며, 본 발명의 사상과 범위를 벗어나지 않고 변경되고 수정될 수도 있음은 자명하다.

Claims (6)

  1. HSQ 막을 포함하는 층간 절연막을 배선층상에 형성하는 단계;
    상기 HSQ 막 내에 수소 이온을 주입하는 단계;
    어닐링하는 단계;
    상기 층간 절연막 내에 비아홀을 형성하는 단계; 및
    상기 비아홀 내에 텅스텐막을 실장시키는 (embedding) 단계를 포함하며,
    상기 이온 주입 단계와 상기 어닐링 단계는 상기 텅스텐막을 실장시키는 단계를 수행한 후에 실행하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막을 형성하는 단계는,
    상기 배선층의 표면상에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상에 상기 HSQ 막을 형성하는 단계;
    상기 HSQ 막상에 제 2 절연막을 형성하는 단계; 및
    화학적 연마 방법 및 기계적 연마 방법 중에 적어도 한 가지 방법을 상기 제 2 절연막에 적용하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. HSQ 막을 포함하는 층간 절연막을 배선층상에 형성하는 단계;
    상기 HSQ 막 내에 수소 이온을 주입하는 단계;
    어닐링하는 단계;
    상기 층간 절연막 내에 비아홀을 형성하는 단계;
    상기 비아홀 내 및 상기 층간 절연막 상에 고융점 금속막을 형성하는 단계;
    상기 비아홀 내에 텅스텐막을 실장시키는 단계;
    상기 고융점 금속막 상에 금속막을 형성하는 단계; 및
    상기 금속막과 상기 고융점 금속막을 배선층 형상으로 패터닝하는 단계를 포함하며,
    상기 수소 이온 주입 단계와 상기 어닐링 단계는 상기 패터닝하는 단계 이후에 실행하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. HSQ 막을 포함하는 층간 절연막을 배선층상에 형성하는 단계;
    상기 HSQ 막 내에 수소 이온을 주입하는 단계;
    어닐링하는 단계;
    상기 어닐링 단계는 수소 함유 분위기에서 실행하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 다수의 배선층과 상기 다수의 배선층의 각각을 절연시키기 위한 다수의 층간 절연막을 포함하며, 상기 다수의 층간 절연막의 각각에는 HSQ 막이 포함된 반도체 소자의 제조 방법에 있어서,
    상기 HSQ 막 내에 수소 이온을 주입하는 단계; 및
    상기 반도체 소자를 어닐링하는 단계를 포함하며,
    상기 이온 주입 단계 및 상기 어닐링 단계는 상기 층간 절연막 중의 최상층막이 형성된 후에 한 번만 실행되는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 5 항에 있어서,
    이온 주입 에너지를 조정하여 수소 이온이 상기 층간 절연막 중의 최하층막까지 도달하게 하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1019980044292A 1997-10-23 1998-10-22 복합배선층을갖는반도체소자의제조방법 KR100310495B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-290589 1997-10-23
JP29058997A JP3277990B2 (ja) 1997-10-23 1997-10-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19990037294A KR19990037294A (ko) 1999-05-25
KR100310495B1 true KR100310495B1 (ko) 2001-11-15

Family

ID=17757979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044292A KR100310495B1 (ko) 1997-10-23 1998-10-22 복합배선층을갖는반도체소자의제조방법

Country Status (4)

Country Link
US (1) US6211062B1 (ko)
JP (1) JP3277990B2 (ko)
KR (1) KR100310495B1 (ko)
CN (1) CN1144270C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557584B1 (ko) * 1999-12-28 2006-03-03 주식회사 하이닉스반도체 반도체소자의 평탄화방법
KR100626740B1 (ko) * 2000-06-30 2006-09-22 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법
US6303525B1 (en) * 2000-08-18 2001-10-16 Philips Electronics No. America Corp. Method and structure for adhering MSQ material to liner oxide
WO2013018172A1 (ja) * 2011-07-29 2013-02-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530293A (en) * 1994-11-28 1996-06-25 International Business Machines Corporation Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530293A (en) * 1994-11-28 1996-06-25 International Business Machines Corporation Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits

Also Published As

Publication number Publication date
JPH11126821A (ja) 1999-05-11
US6211062B1 (en) 2001-04-03
KR19990037294A (ko) 1999-05-25
CN1144270C (zh) 2004-03-31
CN1215913A (zh) 1999-05-05
JP3277990B2 (ja) 2002-04-22

Similar Documents

Publication Publication Date Title
US6841844B2 (en) Air gaps copper interconnect structure
US6489230B1 (en) Integration of low-k SiOF as inter-layer dielectric
KR0160338B1 (ko) 반도체 장치의 제조 방법
US6015749A (en) Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US6271127B1 (en) Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US5496776A (en) Spin-on-glass planarization process with ion implantation
US7622380B1 (en) Method of improving adhesion between two dielectric films
US6503818B1 (en) Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
KR20010031049A (ko) 하이드로겐-실세스퀴옥산（ｈｓｑ）으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들
JPH08255834A (ja) ０．５および０．５以下のｕｌｓｉ回路用の中間レベル誘電体内要素としての水素シルシクイオクサンをベースとした流動性酸化物
JPH0786190A (ja) 膜形成方法およびその形成装置
KR100433846B1 (ko) 반도체장치의 금속도전막 형성방법
US5366850A (en) Submicron planarization process with passivation on metal line
US6309964B1 (en) Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug
US6184123B1 (en) Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
EP0909461B1 (en) Method for simplifying the manufacture of an interlayer dielectric stack
KR100310495B1 (ko) 복합배선층을갖는반도체소자의제조방법
US5639692A (en) Non-etch back SOG process using a metal via stud
US6924242B2 (en) SiOC properties and its uniformity in bulk for damascene applications
KR19990082907A (ko) 반도체 장치 및 그 제조 방법
US6522000B1 (en) Method for making a semiconductor device having copper conductive layers
KR100356476B1 (ko) 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법
US20010023989A1 (en) Semiconductor dielectric structure and method for making the same
KR100321688B1 (ko) 캐패시터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee