KR100430579B1 - 반도체 소자용 금속 배선의 후처리 방법 - Google Patents

반도체 소자용 금속 배선의 후처리 방법 Download PDF

Info

Publication number
KR100430579B1
KR100430579B1 KR10-2001-0036954A KR20010036954A KR100430579B1 KR 100430579 B1 KR100430579 B1 KR 100430579B1 KR 20010036954 A KR20010036954 A KR 20010036954A KR 100430579 B1 KR100430579 B1 KR 100430579B1
Authority
KR
South Korea
Prior art keywords
metal wiring
oxide film
metal
post
fluorine
Prior art date
Application number
KR10-2001-0036954A
Other languages
English (en)
Other versions
KR20030000813A (ko
Inventor
이재석
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0036954A priority Critical patent/KR100430579B1/ko
Priority to US10/180,735 priority patent/US20030003732A1/en
Priority to TW091114234A priority patent/TW541622B/zh
Priority to JP2002187600A priority patent/JP2003037080A/ja
Priority to CN02128635A priority patent/CN1395300A/zh
Publication of KR20030000813A publication Critical patent/KR20030000813A/ko
Application granted granted Critical
Publication of KR100430579B1 publication Critical patent/KR100430579B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 알루미늄 산화막을 금속 배선의 보호층으로 사용함으로써 금속 배선의 신뢰도를 증진시킬 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 금속 배선의 보호층으로 TEOS 산화막 또는 HDP USG를 사용하는 종래 기술과는 달리, 절연성이 우수하고 불소의 확산을 확실하게 억제할 수 있으며 금속 배선과 유사 계열 물질인 알루미늄 산화막(Al2O3)을 금속 배선의 보호를 위한 하부 장벽층으로 사용함으로써, 절연성의 확보는 물론 불소의 확산을 확실하게 억제할 수 있으며, 금속 배선과의 스트레스를 감소시킬 수 있기 때문에 금속 배선의 신뢰도를 효과적으로 증진시킬 수 있는 것이다.

Description

반도체 소자용 금속 배선의 후처리 방법{METHOD FOR POST TREATING A METAL LINE OF SEMICONDUCTOR}
본 발명은 반도체 소자의 금속 배선을 후처리하는 방법에 관한 것으로, 더욱 상세하게는 기판 상에 임의의 패턴으로 형성된 금속 배선을 후처리하는데 적합한 반도체 소자용 금속 배선의 후처리 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자를 제조하는데 있어서는 다양한 형태의 금속 배선(예를 들면, 알루미늄 합금 등)을 형성하기 위한 패터닝 공정을 필요로 하는데, 알루미늄 합금을 임의의 패턴으로 식각하여 금속 배선을 형성하는 전형적인 식각 공정으로는 플라즈마를 이용하는 건식 식각 공정 등이 있다.
한편, 기판 상에 형성된 금속 배선은 시정수 등을 보상할 수 있도록 후처리 공정을 통해 내부 금속 유전체(Inter Metal Dielectric : IMD)에 의해 매립되는데, 이러한 금속 유전체로는 비교적 유전율이 낮은 불소 도핑 실리콘 글라스(Fluorine doped Silicon Glass : FSG)가 주로 이용되고 있다.
다른 한편, 불소 도핑 실리콘 글라스(FSG)의 주성분인 불소(F)는 부식성 가스로서 금속과 접촉할 경우 금속 식각(Metal Etching)을 유발시킨다. 따라서, 유전율을 낮추기 위해 불소 성분을 증가시키면 심각한 금속 부식 현상이 일어나게 되며, 이로 인해 반도체 소자의 신뢰성이 저하되는 문제가 있다.
따라서, 종래에는 금속 배선 위에 FSG를 도포하기 전에 보호막(FSG의 하부층)으로서, 일 예로서 도 2a 내지 2c에 도시된 바와 같이, TEOS 산화막 또는 HDP USG(High Density Plasma Undoped Silicon Glass)를 사용하고 있다.
도 2a 내지 2c는 종래 방법에 따라 금속 배선의 후처리 공정을 수행하는 과정을 도시한 공정 순서도이다.
도 2a를 참조하면, 기판(202) 상에 임의의 패턴을 갖는 금속 배선(204)을 형성하면, 시정수를 줄이기 위하여 내부 금속 유전체(IMD) 재료로서 FSG를 형성하기 전에, 일 예로서 도 2b에 도시된 바와 같이, 소정 두께의 보호막(206)을 형성한다. 이때, 보호막(206)으로는 TEOS 산화막 또는 HDP USG가 사용되고 있다.
이어서, 증착 공정을 수행함으로서, 일 예로서 도 2c에 도시된 바와 같이,보호막(206)의 상부 전면에 걸쳐 불소 도핑 실리콘 글라스(FSG)(208)를 형성함으로써, 기판(202) 상에 형성된 금속 배선(204)에 대한 후처리를 완료하며, 이와 같이 형성된 FSG를 통해 시정수 지연을 보상하게 된다.
그러나, 상술한 바와 같은 종래 방법은 보호막으로 사용되는 TEOS 산화막 또는 HDP USG가 절연성이 다소 떨어진다는 문제가 있고, FSG에 함유된 불소(F)의 확산을 확실하게 차단하지 못하기 때문에 금속 배선이 부식됨으로서 배선의 신뢰도를 저하시키는 문제가 있으며, 이질 물질(TEOS 산화막 또는 HDP USG와 금속 물질)간의 스트레스에 기인하는 배선의 신뢰도 저하 문제가 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 알루미늄 산화막을 금속 배선의 보호층으로 사용함으로써 금속 배선의 신뢰도를 증진시킬 수 있는 반도체 소자용 금속 배선의 후처리 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 기판 상에 임의의 패턴으로 형성된 금속 배선을 후처리하는 방법에 있어서, 증착 공정을 수행하여 상기 금속 배선이 형성된 기판의 전면에 소정 두께의 알루미늄을 형성하는 과정; O2또는 N2O를 사용하는 공정 조건 하에서 플라즈마 처리를 수행함으로써, 상기 알루미늄을 알루미늄 산화막으로 된 하부 장벽층으로 변화시키는 과정; 및 증착 공정을 수행하여 상기 하부 장벽층의 상부 전면에 걸쳐 지연 보상층을 형성하는 과정으로 이루어진 반도체 소자용 금속 배선의 후처리 방법을 제공한다.
도 1a 내지 1c는 본 발명에 따른 금속 배선의 후처리를 위해 금속 배선이 형성된 웨이퍼 상에 후속 공정을 수행하는 과정을 도시한 공정 순서도,
도 2a 내지 2c는 종래 방법에 따라 금속 배선의 후처리 공정을 수행하는 과정을 도시한 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
102 : 기판 104 : 금속 배선
106 : 보호층 108 : 지연 보상층
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
먼저, 본 발명의 핵심 기술요지는, 금속 배선의 보호층으로 TEOS 산화막 또는 HDP USG를 사용하는 전술한 종래 기술과는 달리, 절연성이 우수하고 불소의 확산을 확실하게 억제할 수 있으며 금속 배선과 유사 계열 물질인 알루미늄 산화막(Al2O3)을 사용한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1a 내지 1c는 본 발명에 따른 금속 배선의 후처리를 위해 금속 배선이 형성된 웨이퍼 상에 후속 공정을 수행하는 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 기판(102) 상에 임의의 패턴을 갖는 금속 배선(104)을 형성하면, 시정수를 줄이기 위하여 IMD 재료로서 FSG를 형성하기 전에, 일 예로서 도 1b에 도시된 바와 같이, 화학 기상 증착(CVD) 또는 물리 기상 증착(PVD) 방법으로 금속 배선(104)의 상부 전면에 걸쳐 하부 장벽 물질로서 Al을 소정 두께(예를 들면, 80 내지 150Å 정도, 바람직하게는 100Å)만큼 증착한다.
이어서, 소정의 공정 조건 하에서 O2또는 N2O로 플라즈마 처리를 수행함으로써 하부 장벽 물질(Al)을 이어서, 증착 공정을 수행함으로서, 하부 장벽 물질(Al)을 알루미늄 산화막(Al2O3)으로 된 하부 장벽층(106)으로 변화시킨다.
이때, 금속 배선(104) 상에 형성되는 알루미늄 산화막(Al2O3)은, TEOS 산화막 또는 HDP USG에 비해, 절연성이 우수하고, 후속하는 공정을 통해 하부 장벽층(106) 위에 형성될 지연 보상층(108)에 함유된 불소(F)의 확산을 확실하게 억제할 수 있으며, 금속 배선(104)과의 스트레스를 유발시키지 않는다.
다음에, 증착 공정을 수행함으로서, 일 예로서 도 1c에 도시된 바와 같이, 하부 장벽층(106)의 상부 전면에 걸쳐 불소 도핑 실리콘 글라스(FSG)(108)를 형성함으로써, 기판(102) 상에 형성된 금속 배선(104)에 대한 후처리를 완료하며, 이와 같이 형성된 FSG를 통해 RC 지연을 보상하게 된다.
한편, 본 실시 예에서는 알루미늄(Al)을 증착한 후에 플라즈마 처리를 통해 금속 배선의 상부에 하부 장벽층으로서 기능하는 알루미늄 산화막(Al2O3)을 형성하는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 화학기상 증착 방법을 통해 금속 배선 상에 직접 알루미늄 산화막(Al2O3)을 형성할 수도 있으며, 이러한 방법을 통해 실질적으로 동일한 결과를 얻을 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 금속 배선의 보호층으로 TEOS 산화막 또는 HDP USG를 사용하는 전술한 종래 기술과는 달리, 절연성이 우수하고 불소의 확산을 확실하게 억제할 수 있으며 금속 배선과 유사 계열 물질인 알루미늄 산화막(Al2O3)을 금속 배선의 보호를 위한 하부 장벽층으로 사용함으로써, 절연성의 확보는 물론 불소의 확산을 확실하게 억제할 수 있으며, 금속 배선과의 스트레스를 감소시킬 수 있기 때문에 금속 배선의 신뢰도를 효과적으로 증진시킬 수 있다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 기판 상에 임의의 패턴으로 형성된 금속 배선을 후처리하는 방법에 있어서,
    증착 공정을 수행하여 상기 금속 배선이 형성된 기판의 전면에 소정 두께의 알루미늄을 형성하는 과정;
    O2또는 N2O를 사용하는 공정 조건 하에서 플라즈마 처리를 수행함으로써, 상기 알루미늄을 알루미늄 산화막으로 된 하부 장벽층으로 변화시키는 과정; 및
    증착 공정을 수행하여 상기 하부 장벽층의 상부 전면에 걸쳐 지연 보상층을 형성하는 과정으로 이루어진 반도체 소자용 금속 배선의 후처리 방법.
  4. 삭제
KR10-2001-0036954A 2001-06-27 2001-06-27 반도체 소자용 금속 배선의 후처리 방법 KR100430579B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0036954A KR100430579B1 (ko) 2001-06-27 2001-06-27 반도체 소자용 금속 배선의 후처리 방법
US10/180,735 US20030003732A1 (en) 2001-06-27 2002-06-26 Method of post treatment for a metal line of semiconductor device
TW091114234A TW541622B (en) 2001-06-27 2002-06-27 Method of post treatment for a metal line of semiconductor device
JP2002187600A JP2003037080A (ja) 2001-06-27 2002-06-27 半導体素子用の金属配線の後処理方法
CN02128635A CN1395300A (zh) 2001-06-27 2002-06-27 半导体元件用金属布线的后处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036954A KR100430579B1 (ko) 2001-06-27 2001-06-27 반도체 소자용 금속 배선의 후처리 방법

Publications (2)

Publication Number Publication Date
KR20030000813A KR20030000813A (ko) 2003-01-06
KR100430579B1 true KR100430579B1 (ko) 2004-05-10

Family

ID=19711394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036954A KR100430579B1 (ko) 2001-06-27 2001-06-27 반도체 소자용 금속 배선의 후처리 방법

Country Status (5)

Country Link
US (1) US20030003732A1 (ko)
JP (1) JP2003037080A (ko)
KR (1) KR100430579B1 (ko)
CN (1) CN1395300A (ko)
TW (1) TW541622B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815188B1 (ko) * 2006-06-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080062022A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 플래쉬 기억 소자의 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943549A (ja) * 1982-09-03 1984-03-10 Fujitsu Ltd アルミニウム配線層の形成方法
KR920010868A (ko) * 1990-11-13 1992-06-27 문정환 금속배선 형성방법
KR970008488A (ko) * 1995-07-13 1997-02-24 김광호 반도체소자 배선형성방법
KR20010027379A (ko) * 1999-09-13 2001-04-06 윤종용 금속배선 보호막을 구비하는 반도체 장치 및 그 제조방법
JP2001168101A (ja) * 1999-11-29 2001-06-22 Texas Instr Inc <Ti> 窒化アルミニウム障壁を形成する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
KR100371932B1 (ko) * 2000-12-22 2003-02-11 주승기 알루미늄막 또는 산화알루미늄막의 형성방법
US6596133B1 (en) * 2001-06-14 2003-07-22 Cvc Products, Inc. Method and system for physically-assisted chemical-vapor deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943549A (ja) * 1982-09-03 1984-03-10 Fujitsu Ltd アルミニウム配線層の形成方法
KR920010868A (ko) * 1990-11-13 1992-06-27 문정환 금속배선 형성방법
KR970008488A (ko) * 1995-07-13 1997-02-24 김광호 반도체소자 배선형성방법
KR20010027379A (ko) * 1999-09-13 2001-04-06 윤종용 금속배선 보호막을 구비하는 반도체 장치 및 그 제조방법
JP2001168101A (ja) * 1999-11-29 2001-06-22 Texas Instr Inc <Ti> 窒化アルミニウム障壁を形成する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815188B1 (ko) * 2006-06-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법
US7842603B2 (en) 2006-06-29 2010-11-30 Hynix Semiconductor Inc. Method for fabricating semiconductor memory device

Also Published As

Publication number Publication date
CN1395300A (zh) 2003-02-05
JP2003037080A (ja) 2003-02-07
KR20030000813A (ko) 2003-01-06
TW541622B (en) 2003-07-11
US20030003732A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
KR100327721B1 (ko) 최종패시베이션구조물
US6376360B1 (en) Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers
KR100430579B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
US6955998B2 (en) Method for forming low dielectric layer of semiconductor device
US7256122B2 (en) Method of fabricating semiconductor device
KR100443148B1 (ko) 반도체소자의 제조방법
KR100591183B1 (ko) 구리 다마신 공정을 이용하는 반도체 소자의 층간 절연막형성 방법
KR100265360B1 (ko) 반도체장치의보호막형성방법
KR100315025B1 (ko) 반도체소자의금속배선형성방법
KR20000043911A (ko) 반도체 소자의 금속 배선 형성 방법
KR101204742B1 (ko) 반도체 소자의 제조방법
KR100545218B1 (ko) 반도체 소자의 금속간 절연막의 갭 필 방법
KR100440264B1 (ko) 반도체 소자의 제조 방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR0168163B1 (ko) 반도체 소자의 금속배선 형성방법
KR100588666B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100929732B1 (ko) 반도체 소자의 배선 제조방법
KR100652316B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100392896B1 (ko) 반도체 금속 배선 형성 방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100780681B1 (ko) 반도체장치의 제조 방법
KR950007571B1 (ko) 반도체소자의 금속배선 형성방법
KR100203305B1 (ko) 반도체 소자의 패시베이션 방법
KR20050087471A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110322

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee