KR950007571B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR950007571B1
KR950007571B1 KR1019920024541A KR920024541A KR950007571B1 KR 950007571 B1 KR950007571 B1 KR 950007571B1 KR 1019920024541 A KR1019920024541 A KR 1019920024541A KR 920024541 A KR920024541 A KR 920024541A KR 950007571 B1 KR950007571 B1 KR 950007571B1
Authority
KR
South Korea
Prior art keywords
film
metal
etching
metal wiring
polymer film
Prior art date
Application number
KR1019920024541A
Other languages
English (en)
Other versions
KR940015705A (ko
Inventor
이성권
김진태
김상익
백동원
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920024541A priority Critical patent/KR950007571B1/ko
Publication of KR940015705A publication Critical patent/KR940015705A/ko
Application granted granted Critical
Publication of KR950007571B1 publication Critical patent/KR950007571B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/36Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체소자의 금속배선 형성방법
제1a도 내지 제1d도는 종래기술의 공정방법에 의해 형성된 금속배선의 단면도.
제2a도 내지 제2d도는 본 발명에 의해 형성된 금속배선의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 산화막
3 : 제1금속박막 4 : 제2금속박막
5 : 금속배선 마스크 6 : 제1폴리머막
7 : 제2폴리머막
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선을 형성하기 위한 식각공정후 발생하는 금속배선 측벽의 폴리머를 제거하기 위하여 플라즈마 처리를 실시하는 반도체소자의 금속배선 형성방법에 관한 것이다.
일반적으로 반도체소자의 금속배선 형성시 가장 중요한 것은 금속배선의 대기중에서의 부식(corrosion)으로 인한 소자의 신뢰성 저하 문제이므로 금속 배선 형성을 위한 식각공정시 CHF3가스를 이용하여 Cl 성분을 F기로 치환하는 단계를 실시하여 금속배선의 부식을 방지하고 있다.
이하 제1a도 내지 제1d도에 도시한 도면을 참조하여 종래의 기술방법에 의해 형성된 금속배선의 문제점을 설명하기로 한다.
제1a도는 실리콘기판(1) 상부에 일정두께의 산화막(2)을 적층하고 제1금속박막(3)과 제2금속막(4)을 증착한 후 감광막을 도포하여 금속배선 마스크(5)를 형성한 단면도로서 제1금속박막(3)은 확산방지금속막으로서 TiN, TiW, Ti등을 증착하며 제2금속막(4)은 알루미늄합금을 증착한다.
제1b도는 금속배선 형성을 위한 식각시 주식각단계(main etch)만을 실시한 단면도로서 이때 제2금속막(4)인 알루미늄합금배선이 식각되며 알루미늄합금배선의 측벽에 탄소(carbon), 산호(oxygen), 알루미늄(Aluminum), 염소(chlorine)등으로 된 제1폴리머막(6)이 형성된다.
제1c도는 금속배선 형성을 위한 식각시 추가식각(over etch)단계를 실시하여 제1금속박막(3)을 완전히 식각한 단면도로서, 탄소, 산소, 알루미늄, 염소 및 하층의 산화막(2)에서 스파터링된 실리콘(Si)성분을 포함한 제2폴리머막(7)이 형성된다.
제1d도는 CHF3가스를 이용하여 Cl를 F기로 치환하므로써 대기중에서의 금속배선 부식을 방지하는 공정을 실시하여 금속배선을 형성한 단면도로서, 제1b도와 제1c도의 주식각단계 및 추가식각단계에서 생성된 폴리머막이 제거되지 않은 상태에서 금속배선 부식방지를 위한 치환을 실시함으로써, 어느 정도의 부식방지 효과는 있으나 완전한 부식발생을 억제하지는 못하므로 금속배선의 신뢰성을 저하시키고 있다.
따라서 본 발명은 주식각단계 및 추가식각단계에서 생성된 제1폴리머막과 제2폴리머막을 제거하기 위한 플라즈마처리를 실시한 후 금속배선의 부식방지를 위한 치환공정을 실시하여 금속배선의 신뢰성을 향상시키는 금속배선의 형성방법을 제공하는데 그 목적이 있다.
이하, 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 제2a도 내지 제2d도는 본 발명에 의하여 형성된 금속배선의 단면도로서, 제2a도는 실리콘기판(1) 상부에 산화막(2)을 적층하고 제1금속박막(3)과 제2금속막(4)을 순차적으로 증착한 후 감광막을 도포하여 금속배선마스크(5)를 형성한 단면도로서 제1금속박막(3)은 확산방지용 금속박막으로 TiN, TiW, Ti등을 증착하여 제2금속박막(3)은 알루미늄합금을 증착한다.
제2b도는 금속배선을 형성하기 위하여 건식식각방법으로 주식각단계만 진행하여 제2금속막(4)인 알루미늄합금만을 식각한 단면도로서 알루미늄합금을 측벽에 제1폴리머막(6)이 형성됨을 나타낸다.
제2c도는 금속배선 형성을 위하여 건식식각방법으로 추가식각단계를 진행하여 제1금속박막(3)을 완전히 식각한 단면도이며 금속배선의 측벽에 제2폴리머막(7)이 형성됨을 나타낸다.
제2d도는 본 발명에 의한 두 단계(Two step)의 플라즈마처리를 실시하여 제1폴리머막(6) 및 제2폴리머막(7)을 제거한 후 CHF3가스를 이용하여 치환공정을 실시하여 금속배선을 형성한 단면도로서 먼저 첫 단계는 추가식각으로 인하여 생성된 제2폴리머막(7)을 제거하기 위하여 CF4플라즈마를 사용하며 두번째 단계에서는 CF4/O2가스를 이용한 플라즈마처리를 하여 제1폴리머막(6)을 제거한다.
첫 단계에서 사용된 CF4플라즈마는 제1폴리머막(7)성분중 추가식각단게에서 하층의 산화막(2)에서 스파터링(sputtering)된 실리콘성분의 폴리머제거에 용이하여 두번째 단계에서의 CF4/O2플라즈마는 주식각단계에서 생성된 탄소, 산소, 알루미늄, 염소성분의 폴리머를 쉽게 제거할 수 있다.
본 발명에 의하면, 두 단계의 플라즈마처리를 실시한 후 CHF3가스를 이용한 Cl기의 F기 치환공정을 진행함으로써 금속배선 측벽의 폴리머를 제거하여 금속배선의 부식발생을 완전히 억제할 수 있으며 금속배선의 전도성 및 일렉트로마이그레이션(elect romigration), 스트레스마이그레이션(stressmigration)등의 전기적 특성을 향상시킬 수 있을 뿐 아니라 소자의 신뢰성을 증가시킬 수 있다.

Claims (2)

  1. 실리콘 기판 상부에 산화막, 제1금속박막, 제2금속막을 순차적으로 증착한 후 감광막을 이용하여 금속배선 마스크를 형성하는 단계와, 주식각단계에 의하여 제2금속막을 식각하는 단계와, 추가식각에 의하여 제1금속막을 형성하는 단계와, CHF3가스를 이용하여 Cl기의 F기로 치환하는 단계로 형성된 반도체소자의 금속배선 형성방법에 있어서, 상기 주식단계와 추가식각단계에서 생성된 폴리머막을 제거하기 위하여 두단계의 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서 상기 두단계의 플라즈마 처리는, 첫단계에서 CF4플라즈마와 두번째 단계에서 CF4/O2플라즈마를 사용하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019920024541A 1992-12-17 1992-12-17 반도체소자의 금속배선 형성방법 KR950007571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024541A KR950007571B1 (ko) 1992-12-17 1992-12-17 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024541A KR950007571B1 (ko) 1992-12-17 1992-12-17 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR940015705A KR940015705A (ko) 1994-07-21
KR950007571B1 true KR950007571B1 (ko) 1995-07-12

Family

ID=19345837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024541A KR950007571B1 (ko) 1992-12-17 1992-12-17 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR950007571B1 (ko)

Also Published As

Publication number Publication date
KR940015705A (ko) 1994-07-21

Similar Documents

Publication Publication Date Title
US5281850A (en) Semiconductor device multilayer metal layer structure including conductive migration resistant layers
JP2004119977A (ja) タンタル及び窒化タンタルの選択的ドライ・エッチング
US6103639A (en) Method of reducing pin holes in a nitride passivation layer
KR950007571B1 (ko) 반도체소자의 금속배선 형성방법
US5252177A (en) Method for forming a multilayer wiring of a semiconductor device
US5093274A (en) Semiconductor device and method for manufacture thereof
US7488681B2 (en) Method for fabricating Al metal line
JPH1064916A (ja) 半導体素子の金属配線製造方法
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR970006937B1 (ko) 반도체 소자의 금속배선 형성방법
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
KR20000004332A (ko) 반도체 소자의 금속 배선 형성방법
KR100600259B1 (ko) 반도체 소자의 제조 방법
KR100387761B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3956118B2 (ja) 半導体装置の製造方法及びその半導体装置
KR100467817B1 (ko) 반도체 소자의 금속배선 부식 방지방법
KR100618794B1 (ko) 반도체소자의 콘택홀 형성방법
JPH08274099A (ja) 配線形成法
KR100324020B1 (ko) 반도체소자의금속배선형성방법
US6309963B1 (en) Method for manufacturing semiconductor device
JPH0582521A (ja) 集積回路用の導電性構成体
KR0167238B1 (ko) 반도체 소자의 배선 제조방법
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR100440264B1 (ko) 반도체 소자의 제조 방법
JPH06326105A (ja) 半導体装置の積層配線構造

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee