JP2004119977A - タンタル及び窒化タンタルの選択的ドライ・エッチング - Google Patents

タンタル及び窒化タンタルの選択的ドライ・エッチング Download PDF

Info

Publication number
JP2004119977A
JP2004119977A JP2003330172A JP2003330172A JP2004119977A JP 2004119977 A JP2004119977 A JP 2004119977A JP 2003330172 A JP2003330172 A JP 2003330172A JP 2003330172 A JP2003330172 A JP 2003330172A JP 2004119977 A JP2004119977 A JP 2004119977A
Authority
JP
Japan
Prior art keywords
tantalum
tantalum nitride
layer
copper
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003330172A
Other languages
English (en)
Inventor
Mona M Eissa
モナ、エム、エイッサ
A Yokamu Toroy
トロイ　エイ、ヨカム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004119977A publication Critical patent/JP2004119977A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】タンタル及び窒化タンタル膜を選択的に除去する。
【解決手段】本発明は、タンタル及び窒化タンタル膜を選択的にドライ・エッチングするための方法を説明する。窒化タンタル層（３０）は半導体製造においてよく用いられる。半導体基板は、いかなる露出された銅（４０）をも不動態化する、還元性プラズマ化学物質にさらされる。タンタル又は窒化タンタル膜は、酸化性プラズマ化学物質を用いて選択的に取り除かれる。
【選択図】図１

Description

　本発明は、タンタル及び窒化タンタル層を選択的に除去するためのドライ・エッチング・プロセスに関連する。ここで用いられるドライ・エッチング・プロセスは、銅層、及びシリコン酸化物ベースの誘電体層を著しく攻撃することなく、タンタル及び窒化タンタルをエッチングする。
　幅広く用いられているアルミニウム配線に比べて銅の特性が優れているため、集積回路の金属相互接続配線を形成するために銅を用いることがますます増えてきている。集積回路製造における重要な課題の一つは、ＲＣ時間遅延を低減させることである。ＲＣ時間遅延の重要な構成要素には、その集積回路を構成する種々のデバイスを接続する金属配線内に存在する抵抗とキャパシタンスがある。2.82×10−６Ωcmであるアルミニウムの抵抗率に対し、銅の抵抗率は1.72×10−６Ωcmである。この低減された抵抗率により、銅配線に関連するＲＣ遅延が低減され得る。さらに、銅は、通常用いられるアルミニウム合金と比較すると、エレクトロマイグレーションに対する耐性が優れ、一層高い信頼性を有する。
　通常、集積回路の金属配線は誘電体層に形成される。典型的に、これらの誘電体層はシリコン酸化物で構成されるか、或いはシリコン酸化物を含む。集積回路銅配線を形成するための典型的なダマシン・プロセスにおいて、トランジスタ、ダイオードなどの電子デバイスを含むシリコン基板の上に形成される誘電体層に、まずトレンチが形成される。これは図１に示しており、シリコン基板の上に誘電体層１０が形成されている。通常のシリコン・プロセス技術を用いて、誘電体層１０にトレンチ２０が形成される。銅はシリコン酸化物と反応するため、障壁層を用いてそれを閉じ込める必要がある。
　通常用いられる障壁層は、銅層の形成の前に誘電体層上に形成される、窒化タンタル（TaxNy）である。TaxNy障壁層３０，３５が図１に示されている。TaxNyはブランケット・デポジション（blanket deposition）で形成されて、トレンチを区画する領域３５と、トレンチの外側の誘電体層１０上の表面に生じる領域３０となる。TaxNy障壁層の形成の後、銅の厚い層が形成される。化学的機械的プロセッシング（ＣＭＰ）などの標準のプロセス技術を用いて、過剰な銅が取り除かれ、トレンチ内に生じる銅の一部４０が残る。プロセスを完了するためには、銅によって覆われていない障壁層の部分（すなわち、図１の領域３０）を取り除かなければならない。
　現在ある方法を用いてTaxNy層を選択的に除去するのは非常に難しいプロセスである。露出されたTaxNy層３０を取り除くためにＣＭＰプロセスがよく用いられるが、これにより、露出された銅表面を窪ませたり、下にある誘電体層１０を侵食させることがある。露出されたTaxNy層の湿式化学エッチングは困難である。なぜならば、TaxNyをエッチングする化学溶液の殆どは、下にある誘電体材料を攻撃し得、露出された銅表面をエッチング又は損傷させ得るためである。したがって、下にある誘電体層及び／又は露出された銅表面を損傷させることなく、TaxNy層を選択的にエッチングする方法が必要とされている。
　タンタル及び窒化タンタル層は、集積回路製造中に形成されることが多い。本発明は、窒化タンタル層を選択的にエッチングする方法を詳細に述べる。本発明は、少なくとも１つのタンタル層及び／又は窒化タンタル層を含む半導体基板を、還元性プラズマ化学物質にさらすことを含み、この還元性化学物質は、任意の露出された銅、又は還元性化学物質にさらされた誘電体層を不動態化する。その後、この半導体基板を酸化性プラズマ化学物質にさらすことによって、タンタル及び／又は窒化タンタル層のすべて又は一部が選択的に取り除かれ得る。
　TaxNy及び／又はタンタル（Ta）を選択的にエッチングするために、二段階ドライ・エッチング・プロセスが用いられる。窒化タンタルの化学記号（すなわち、TaxNy）の下付き文字ｘ及びｙは整数を表し、これらは窒化タンタル合金の種類に依る。本発明のエッチング・プロセスは、あらゆる種類のタンタル金属及び窒化タンタル合金を選択的にエッチングし得る。プロセス条件を下記の表に示す。
Figure 2004119977
　上記の表にあるように、プロセスの第１段階は、活性ガスとして窒素（N2）及びアンモニア（NH3）を用いるプラズマ・プロセスから成る。N2及びNH3に加えて、アルゴンなどのキャリア・ガスを含むその他のガスも本発明から逸脱することなくチャンバに存在し得る。本発明の一実施例では、N2及びNH3の流量はそれぞれ480 sccm及び2200 sccmで、電力は900ワット、ウエハ温度は約250℃であることが好ましい。この段階は、その表面を還元性プラズマ化学物質にさらすことによって、TaxNy及び／又はTa層の表面を修正する。TaxNy及び／又はTaの表面を修正することに加え、プロセスの第１段階は、第１段階で露出された銅表面（例えば、図１の４０）を不動態化し、それにより、銅表面の酸化度を低減させる。したがって、エッチング・プロセスの第１段階は、TaxNy及び／又はTa層の表面を修正すると同時に、露出された銅表面を不動態化して銅表面の酸化度を低減させる。
　プロセスの第２段階は、活性ガスとして酸素（O2）及びテトラフルオロエチレン（C2F4）を用いるプラズマ・プロセスから成る。O2及びC2F4に加えて、その他のガスも本発明から逸脱することなくチャンバ内に存在し得る。本発明の一実施例では、O2及びC2F4の流量はそれぞれ2900 sccm及び60 sccmで、電力は1200ワット、ウエハ温度は約60℃であることが好ましい。この段階は、誘電体層を著しく攻撃することなく、修正されたTaxNy及び／又はTa層を取り除くため、酸化性プラズマ化学物質を用いる。更に、第１段階で不動態化された銅表面は、第２段階の酸化性化学物質に対して高度な耐性があり、このため、プロセスの第２段階中に著しく攻撃されることがない。したがって、本発明の二段階エッチング・プロセスは、いかなる下にある誘電体層、又は露出された銅表面をも攻撃することなく、TaxNy及び／又はTa層をエッチングする（又は、取り除く）ための選択的なプロセスとなる。
　上述の二段階エッチング・プロセスは、同一のプラズマ・チャンバで成されてもよいし、別々のチャンバで成されてもよい。銅メタライゼーション・プロセスにおいてTaxNy及び／又はTa障壁層をエッチングすることに加え、本発明のプロセスは、任意のアプリケーションにおいてTaxNy及び／又はTa層及び膜をエッチングするために用いられ得る。
　本発明を例示用の実施例を参照して説明したが、本説明が限定的な意味に解釈されることを意図しているのではない。本発明の他の実施例だけでなく、これら例示用の実施例の種々の変形及び組合せも、本説明を参照すれば当業者にとって明白である。したがって、添付の特許請求の範囲はあらゆるこれらの変形及び組合せを包含することを意図する。
　以上の説明に関し、更に以下の項目を開示する。
　（１）　窒化タンタル層を選択的にエッチングする方法であって、
　少なくとも１つの窒化タンタル層を含む半導体基板を提供し、
　前記半導体基板を還元性プラズマ化学物質にさらし、ここで、前記還元性化学物質が、露出された銅領域を不動態化し、
　前記窒化タンタル層を酸化性プラズマ化学物質にさらし、前記窒化タンタル層のすべて又は一部を選択的に取り除く
　ことを含む方法。
　（２）　第１項に記載の方法であって、前記還元性プラズマ化学物質が窒素及びアンモニアを含む方法。
　（３）　第１項に記載の方法であって、前記酸化性プラズマ化学物質が酸素及びテトラフルオロエチレンを含む方法。
　（４）　第２項に記載の方法であって、窒素及びアンモニアのガス流量が、それぞれ250 sccmから1000 sccm及び1000 sccmから4000 sccmである方法。
　（５）　第３項に記載の方法であって、酸素及びテトラフルオロエチレンのガス流量が、それぞれ1000 sccmから5000 sccm及び20 sccmから100 sccmである方法。
　（６）　第４項に記載の方法であって、前記還元性プラズマ化学物質のプラズマ電力が700ワットから1200ワットである方法。
　（７）　第５項に記載の方法であって、前記酸化性プラズマ化学物質のプラズマ電力が800ワットから1800ワットである方法。
　（８）　第６項に記載の方法であって、前記窒化タンタル層を前記還元性プラズマ化学物質にさらす間、前記窒化タンタルの温度が60℃よりも高い方法。
　（９）　第７項に記載の方法であって、前記窒化タンタル層を前記酸化性プラズマ化学物質にさらす間、前記窒化タンタルの温度が100℃よりも低い方法。
　（１０）　本発明は、タンタル及び窒化タンタル膜を選択的にドライ・エッチングするための方法を説明する。窒化タンタル層（３０）は半導体製造においてよく用いられる。半導体基板は、いかなる露出された銅（４０）をも不動態化する、還元性プラズマ化学物質にさらされる。タンタル又は窒化タンタル膜は、酸化性プラズマ化学物質を用いて選択的に取り除かれる。
銅領域の下の窒化タンタル障壁層を示す断面図。
符号の説明
　１０　誘電体層
　２０　トレンチ
　３０，３５　窒化タンタル層
　４０　銅
　

Claims (1)

  1. 　窒化タンタル層を選択的にエッチングする方法であって、
    　少なくとも１つの窒化タンタル層を含む半導体基板を提供し、
    　前記半導体基板を還元性プラズマ化学物質にさらし、ここで、前記還元性化学物質が、露出された銅領域を不動態化し、
    　前記窒化タンタル層を酸化性プラズマ化学物質にさらし、前記窒化タンタル層のすべて又は一部を選択的に取り除く
    　ことを含む方法。
    　
JP2003330172A 2002-09-23 2003-09-22 タンタル及び窒化タンタルの選択的ドライ・エッチング Pending JP2004119977A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/253,791 US6939795B2 (en) 2002-09-23 2002-09-23 Selective dry etching of tantalum and tantalum nitride

Publications (1)

Publication Number Publication Date
JP2004119977A true JP2004119977A (ja) 2004-04-15

Family

ID=31946503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003330172A Pending JP2004119977A (ja) 2002-09-23 2003-09-22 タンタル及び窒化タンタルの選択的ドライ・エッチング

Country Status (4)

Country Link
US (2) US6939795B2 (ja)
EP (1) EP1401015B1 (ja)
JP (1) JP2004119977A (ja)
DE (1) DE60330426D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088296B2 (en) 2004-09-01 2012-01-03 Shibaura Mechatronics Corporation Plasma processing device and plasma processing method
KR20220146408A (ko) 2021-04-22 2022-11-01 주식회사 히타치하이테크 에칭 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094705B2 (en) * 2004-01-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step plasma treatment method to improve CU interconnect electrical performance
US20100012153A1 (en) * 2006-07-27 2010-01-21 Takamitsu Shigemoto Method of cleaning film forming apparatus and film forming apparatus
US8282844B2 (en) * 2007-08-01 2012-10-09 Tokyo Electron Limited Method for etching metal nitride with high selectivity to other materials
US20090039512A1 (en) * 2007-08-08 2009-02-12 International Business Machines Corporation Electromigration resistant interconnect structure
US9685406B1 (en) 2016-04-18 2017-06-20 International Business Machines Corporation Selective and non-selective barrier layer wet removal
US10211153B2 (en) 2016-08-30 2019-02-19 International Business Machines Corporation Low aspect ratio interconnect
US10431464B2 (en) 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
US9917137B1 (en) 2017-01-11 2018-03-13 International Business Machines Corporation Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects
US10672653B2 (en) 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
EP0793271A3 (en) 1996-02-22 1998-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a metal silicide film and method of fabricating the same
TW505984B (en) 1997-12-12 2002-10-11 Applied Materials Inc Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US6086777A (en) 1998-07-02 2000-07-11 Advanced Micro Devices, Inc. Tantalum barrier metal removal by using CF4 /o2 plasma dry etch
KR100271948B1 (ko) 1998-12-01 2000-11-15 윤종용 반도체 장치의 셀프-얼라인 실리사이드 형성방법
JP3600507B2 (ja) 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
US6429128B1 (en) * 2001-07-12 2002-08-06 Advanced Micro Devices, Inc. Method of forming nitride capped Cu lines with reduced electromigration along the Cu/nitride interface
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088296B2 (en) 2004-09-01 2012-01-03 Shibaura Mechatronics Corporation Plasma processing device and plasma processing method
KR20220146408A (ko) 2021-04-22 2022-11-01 주식회사 히타치하이테크 에칭 방법

Also Published As

Publication number Publication date
EP1401015B1 (en) 2009-12-09
US20040058528A1 (en) 2004-03-25
US20050250337A1 (en) 2005-11-10
US7354853B2 (en) 2008-04-08
DE60330426D1 (de) 2010-01-21
US6939795B2 (en) 2005-09-06
EP1401015A1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
US7354853B2 (en) Selective dry etching of tantalum and tantalum nitride
US6319842B1 (en) Method of cleansing vias in semiconductor wafer having metal conductive layer
KR20000052450A (ko) 무기 장벽 박막의 부착 촉진 방법
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JP2005142369A (ja) 半導体装置の製造方法
KR100450564B1 (ko) 반도체 소자의 금속 배선 후처리 방법
JP2002261092A (ja) 半導体装置の製造方法
JP3783488B2 (ja) 半導体装置の製造方法
US6733597B2 (en) Method of cleaning a dual damascene structure
JP2005116801A (ja) 半導体装置の製造方法
US6624086B1 (en) Effective solution and process to wet-etch metal-alloy films in semiconductor processing
JPH04354133A (ja) 銅配線の形成方法
JP2891952B2 (ja) 半導体装置の製造方法
TW515042B (en) Method to produce a conductor-structure for an integrated circuit
US6554002B2 (en) Method for removing etching residues
JPH113892A (ja) 半導体装置の製造方法
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
JP2003282531A (ja) 電子デバイスの製造方法
US6461971B1 (en) Method of residual resist removal after etching of aluminum alloy filmsin chlorine containing plasma
US6495472B2 (en) Method for avoiding erosion of conductor structure during removing etching residues
US6998347B2 (en) Method of reworking layers over substrate
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
TWI706434B (zh) 加工互連結構使阻擋層側壁凹進最小化的方法
JP2006303179A (ja) 埋込導電体の形成方法
KR100450565B1 (ko) 반도체 소자의 금속 배선 후처리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091023