JPH04354133A - 銅配線の形成方法 - Google Patents

銅配線の形成方法

Info

Publication number
JPH04354133A
JPH04354133A JP3129150A JP12915091A JPH04354133A JP H04354133 A JPH04354133 A JP H04354133A JP 3129150 A JP3129150 A JP 3129150A JP 12915091 A JP12915091 A JP 12915091A JP H04354133 A JPH04354133 A JP H04354133A
Authority
JP
Japan
Prior art keywords
copper
film
wiring
sulfide
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3129150A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3129150A priority Critical patent/JPH04354133A/ja
Priority to KR1019920008815A priority patent/KR920022456A/ko
Priority to US07/891,220 priority patent/US5281304A/en
Publication of JPH04354133A publication Critical patent/JPH04354133A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、銅配線の形成方法に関
し、更に詳しくは、半導体装置に形成される銅配線の酸
化防止処理に係わる。
【0002】
【従来の技術】近年、ULSIの高集積化に伴い、配線
は微細化傾向にある。配線材料としてはアルミニウムあ
るいはアルミニウム系合金が多用されてきたが、配線の
線幅が減少するにつれて、エレクトロマイグレーション
が厳しく、信頼性を保証することが難しくなってきてい
る。また、アルミニウム配線では、微細化によるアスペ
クト比の増大で、その後の絶縁膜形成・平坦化といった
一連のプロセスがより困難さを増してきている。そこで
、アルミニウムに代る配線材料としてモリブデン(Mo
),タングステン(W)などの高融点金属が試されてい
るが、その抵抗はバルクでアルミニウムの2倍以上と高
く、薄膜ではさらに高い。従ってエレクトロマイグレー
ションに強く、低抵抗な材料が求められている。そこで
、アルミニウムに代わる配線材料として銅(Cu)を用
いることが考えられている。銅(Cu)の抵抗率は約1
.4μΩcmとアルミニウムの約2.8μΩcmと比べ
て低く、その分薄膜化が可能となり、アスペクト比を抑
えられる訳である。また銅配線は、このように、低抵抗
であるためエレクトロマイグレーションに強く、微細デ
バイスへの形成を可能としている。
【0003】しかしながら、銅配線がこれまでにデバイ
スに適用されなかった理由の一つとしては、Cuが酸素
を数%でも含む雰囲気において、200℃程度の温度で
酸化されることや、レジストアッシング,洗浄工程で容
易に表面が酸化銅と化してしまうためであった。また、
Cuは、Alと異なり表面に安定な酸化膜を作らないた
め、表面が酸素と反応すると膜中に酸素が拡散し、酸化
銅となって電気抵抗は急激に上昇し配線として実用に適
さないものとなってしまう。
【0004】このような銅表面の酸化防止対策として特
開昭63−299250号公報記載の従来技術が知られ
ている。この技術は、Cu配線上にシリコンを堆積させ
、酸素雰囲気中で熱処理を施して銅−二酸化シリコン(
Cu−SiO2)合金とする方法である。
【0005】また、特開昭63−156341号公報記
載の従来方法においては、Cu配線の周囲に窒化チタン
(TiN)膜をバイアススパッタ法で形成してこの膜を
バリア膜とした技術が開示されている。
【0006】さらに、特開平2−125447号公報記
載の従来方法にあっては、Cu膜をベンゾトリアゾール
の蒸気に晒すことにより、Cu膜の表面に数分子層の酸
化防止膜を被着させる技術が開示されている。
【0007】
【発明が解決しようとする課題】しかしながら、上記し
た従来例は、Cu配線をエッチングしてレジストを除去
した後の、即ち、加工後の酸化防止方法であり、その前
工程であるレジストアッシング工程,洗浄工程等におけ
る銅膜の表面酸化を防止することはできないという問題
がある。そのため、Cu配線の酸化を有効に防止するた
めの前処理方法が望まれていた。
【0008】本発明は、このような従来の問題点に着目
して創案されたものであって、銅表面の酸化を防止でき
、高信頼性を有する銅配線の形成方法を得んとするもの
である。
【0009】
【課題を解決するための手段】そこで、本発明は、銅層
表面に硫化銅層を形成する工程と、前記硫化銅層と銅層
をエッチングしてパターン化する工程と、パターン化さ
れた前記硫化銅層を還元して銅金属とする還元工程と、
前記還元工程に連続して層間膜を形成する工程を備える
ことを、その解決方法としている。
【0010】
【作用】銅層表面に硫化銅層を形成したことにより、エ
ッチング加工後レジストアッシング時及び洗浄時に酸化
銅が表面に形成されるのを防止する作用がある。また、
硫化銅層は、還元工程により銅金属になるため、銅層形
成時の膜厚が銅配線の膜厚と一致することとなり、配線
の寸法精度が高くなる。
【0011】
【実施例】以下、本発明に係る銅配線の形成方法を図面
に示す実施例に基づいて説明する。
【0012】図1〜図7は、本実施例の各工程を示して
いる。
【0013】本実施例は、先ず素子を形成したシリコン
基板(図示省略)上に絶縁膜であるSiO2膜1を形成
した後、このSiO2膜の所定の位置にコンタクトホー
ル(図示省略)を開孔する。続いて、図1に示すように
、DCマグネトロンスパッタリング法を用いてコンタク
トメタルとしてのチタン(Ti)膜2を例えば250Å
の厚さに形成し、次にバリアメタルとしての窒化チタン
(TiN)膜3を例えば1000Åの厚さに形成する。 さらに、窒化チタン膜3上に、銅(Cu)膜4をDCマ
グネトロンスパッタリング法を用いて例えば5000Å
の厚さに形成する。
【0014】次に、減圧下で200℃に加熱されたステ
ージ上に、上記銅膜4が形成された基板を載置し、硫化
水素アンモニウム(NH4SH)ガスを供給して、図2
に示すように、銅膜4の表面に硫化銅(CuS)膜5を
形成する。この硫化銅(CuS)膜は、銅膜4の表面が
藍銅鉱と同一の結晶状態に改質されたものであり、その
膜厚は多くとも100Å程度となる。
【0015】次に、図3に示すようにリソグラフィー技
術を用いて硫化銅膜5の所定位置にレジストパターン6
を形成する。
【0016】そして、図4に示すように、硫化銅膜5,
銅膜4,窒化チタン膜3,チタン膜2で成る積層膜を、
マグネトロン型RIE装置を用いて、以下に示す条件で
反応性イオンエッチング(RIE)を行なってパターン
化する。
【0017】○エッチングガス及びその流量四塩化ケイ
素(SiCl4)…20SCCM窒素(N2)…20S
CCM ○圧力…30mTorr ○出力…1KW ○基板温度…250℃ このようにしてパターン化を行なった後、レジストパタ
ーン6を除去するため、アッシング及び洗浄を行なう(
図5)。この際、レジストパターン6は、硫化銅(Cu
S)膜5を介して銅膜4上に形成されているため、銅膜
4の酸化は防止される。
【0018】次に、基板250℃に加熱した状態でアン
モニア(NH3)ガスを供給することにより、図6に示
すように、硫化銅(CuS)は速かに銅(Cu)に還元
される。
【0019】次に、還元工程に引き続き層間膜としての
SiO2膜7を例えばCVD法により堆積させることに
より、配線を絶縁膜で覆った構造となる。なお、SiO
2膜7の形成条件としては、例えばプラズマCVD装置
により、プラズマSiO2をTEOS/O2=350/
350SCCM,RFデバイス350W,圧力10To
rr,電極間距離180milsで形成した。
【0020】以上、実施例について説明したが、本発明
は、これに限定されるものではなく、構成の要旨に附随
する各種の設計変更が可能である。
【0021】例えば、上記実施例においては、銅膜4を
バリアメタル等と共にSiO2膜上に形成した例に本発
明を適用して説明したが、他の絶縁膜を適用しても勿論
よい。
【0022】また、上記実施例においては、銅膜形成に
供されるスパッタ装置,CVD装置等に硫化水素アンモ
ニウムガスを供給し且つ基板加熱を行なう反応室を具備
したマルチチャンバ型の装置を用いることにより、基板
の大気露出後も銅膜表面が酸化されないようにすること
も可能である。
【0023】さらに、上記実施例においては、銅膜表面
に硫化銅を形成するために硫化水素アンモニウム(NH
4SH)ガスを用いたが、この他に、例えば、200℃
に加熱されたステージ上で水素(H2)と硫化水素(H
2S)を1:1の割合で、常圧条件で晒すことによって
も、同様に硫化銅を形成することが可能である。
【0024】また、上記実施例においては、層間膜とし
てSiO2膜を適用したが、SOGその他の各種の膜を
用いても勿論よい。
【0025】さらに、上記実施例で行なった以外の硫化
銅の除去方法としては、例えば、NH4OH/H2O2
(アンモニア過水)を用いて80℃の温度でボイル処理
を施してもよい。この場合、水酸化アンモニウム(NH
4OH)と過酸化水素との組成比は2:1〜2.95:
0.05の範囲が適当である。
【0026】
【発明の効果】以上の説明から明らかなように、本発明
に係る銅配線の形成方法に依れば、銅膜表面の酸化を防
止でき、信頼性の高い銅配線の形成を達成する効果があ
る。
【0027】特に、レジストのアッシング,洗浄時等に
おける銅酸化を未然に防止する効果がある。
【0028】また、硫化銅層は還元工程にて銅金属にも
どるため、銅膜形成時の銅膜の膜厚は最終的に変化せず
、銅配線の寸法精度を高める効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の工程を示す断面図。
【図2】本発明の実施例の工程を示す断面図。
【図3】本発明の実施例の工程を示す断面図。
【図4】本発明の実施例の工程を示す断面図。
【図5】本発明の実施例の工程を示す断面図。
【図6】本発明の実施例の工程を示す断面図。
【図7】本発明の実施例の工程を示す断面図。
【符号の説明】
4…銅(Cu)膜、5…硫化銅(CuS)膜、6…レジ
ストパターン、7…SiO2膜(層間膜)。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  銅層表面に硫化銅層を形成する工程と
    、前記硫化銅層と銅層をエッチングしてパターン化する
    工程と、パターン化された前記硫化銅層を還元して銅金
    属とする還元工程と、前記還元工程に連続して層間膜を
    形成する工程を備えることを特徴とする銅配線の形成方
    法。
JP3129150A 1991-05-31 1991-05-31 銅配線の形成方法 Pending JPH04354133A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3129150A JPH04354133A (ja) 1991-05-31 1991-05-31 銅配線の形成方法
KR1019920008815A KR920022456A (ko) 1991-05-31 1992-05-25 동 배선의 형성방법
US07/891,220 US5281304A (en) 1991-05-31 1992-05-29 Process for forming copper wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3129150A JPH04354133A (ja) 1991-05-31 1991-05-31 銅配線の形成方法

Publications (1)

Publication Number Publication Date
JPH04354133A true JPH04354133A (ja) 1992-12-08

Family

ID=15002380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3129150A Pending JPH04354133A (ja) 1991-05-31 1991-05-31 銅配線の形成方法

Country Status (3)

Country Link
US (1) US5281304A (ja)
JP (1) JPH04354133A (ja)
KR (1) KR920022456A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381076B2 (ja) * 1992-11-24 2003-02-24 ソニー株式会社 ドライエッチング方法
JP3236225B2 (ja) * 1996-03-06 2001-12-10 松下電器産業株式会社 半導体装置及びその製造方法
KR19980070753A (ko) * 1997-01-28 1998-10-26 모리시타 요이치 반도체 소자 및 그 제조 공정
US6020261A (en) * 1999-06-01 2000-02-01 Motorola, Inc. Process for forming high aspect ratio circuit features
US6159857A (en) * 1999-07-08 2000-12-12 Taiwan Semiconductor Manufacturing Company Robust post Cu-CMP IMD process
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6123088A (en) * 1999-12-20 2000-09-26 Chartered Semiconducotor Manufacturing Ltd. Method and cleaner composition for stripping copper containing residue layers
JP2002350673A (ja) * 2001-05-23 2002-12-04 Nippon Sheet Glass Co Ltd 光モジュールおよびその組立て方法
US6798068B2 (en) * 2002-11-26 2004-09-28 Advanced Micro Devices, Inc. MOCVD formation of Cu2S
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication
US7709958B2 (en) 2004-06-18 2010-05-04 Uri Cohen Methods and structures for interconnect passivation
JP5481179B2 (ja) * 2009-12-15 2014-04-23 Dowaメタルテック株式会社 Cu系材料のSnめっき層の剥離方法
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466859A (en) * 1983-05-25 1984-08-21 Psi Star, Inc. Process for etching copper
JPS63144592A (ja) * 1986-12-09 1988-06-16 セイコーインスツルメンツ株式会社 精密プリント配線基板の製造方法
US4913769A (en) * 1987-08-24 1990-04-03 Hitachi, Ltd. Process for preparing superconductive wiring board

Also Published As

Publication number Publication date
US5281304A (en) 1994-01-25
KR920022456A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
US5760475A (en) Refractory metal-titanium nitride conductive structures
JP4302231B2 (ja) 銅相互接続構造の形成方法
US7354853B2 (en) Selective dry etching of tantalum and tantalum nitride
US6255733B1 (en) Metal-alloy interconnections for integrated circuits
JPH04354133A (ja) 銅配線の形成方法
JPH04259242A (ja) 半導体装置の製造方法
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
US5430258A (en) Copper interconnection structure and method of preparing same
US6130155A (en) Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
JP3911643B2 (ja) 埋め込み導電層の形成方法
JP2004000006U (ja) 半導体装置
JPH05315332A (ja) 半導体装置およびその製造方法
JPH113892A (ja) 半導体装置の製造方法
US6291346B1 (en) Titanium silicide layer formation method
JPH04350937A (ja) 銅配線の処理方法
US6251776B1 (en) Plasma treatment to reduce stress corrosion induced voiding of patterned metal layers
JP3120471B2 (ja) 半導体装置の製造方法
US6376364B1 (en) Method of fabricating semiconductor device
JPS61214538A (ja) 配線構造体の製造方法
JPH05102152A (ja) 半導体装置
JPH06236880A (ja) 金属配線の形成方法
TW413895B (en) Method for improving stability of copper processing
KR100241507B1 (ko) 반도체 소자의 비트-라인 형성방법
JPH07130849A (ja) 半導体装置及びその製造方法
JPH09237768A (ja) 半導体装置及びその製造方法