JPH05102152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05102152A JPH05102152A JP26360191A JP26360191A JPH05102152A JP H05102152 A JPH05102152 A JP H05102152A JP 26360191 A JP26360191 A JP 26360191A JP 26360191 A JP26360191 A JP 26360191A JP H05102152 A JPH05102152 A JP H05102152A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- copper
- tungsten
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 電気伝導性が高く、エレクトロマイグレーシ
ョン耐性の高い配線構造を有する半導体装置を得る。 【構成】 半導体基板１１上に、絶縁膜１２を形成し、
コンタクトホール１３を開口した後、Ｗ膜１４，Ｃｕ膜
１５を形成し、パターニングを行なう。このように、Ｗ
膜１４とＣｕ膜１５を積層構造とすることにより、Ｃｕ
が配線の電気伝導性を高めるために機能し、Ｗが主にエ
レクトロマイグレーション耐性を高めるために機能す
る。このため、高速で信頼性の高いデバイスを得ること
が可能となる。
ョン耐性の高い配線構造を有する半導体装置を得る。 【構成】 半導体基板１１上に、絶縁膜１２を形成し、
コンタクトホール１３を開口した後、Ｗ膜１４，Ｃｕ膜
１５を形成し、パターニングを行なう。このように、Ｗ
膜１４とＣｕ膜１５を積層構造とすることにより、Ｃｕ
が配線の電気伝導性を高めるために機能し、Ｗが主にエ
レクトロマイグレーション耐性を高めるために機能す
る。このため、高速で信頼性の高いデバイスを得ること
が可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
更に詳しくは、超ＬＳＩに用いられる配線構造に係わ
る。
更に詳しくは、超ＬＳＩに用いられる配線構造に係わ
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
ＬＳＩの高集積化に伴い、電極配線は微細化傾向にあ
る。電極配線材料としては、ＡｌあるいはＡｌ合金が多
用されているが、線幅が減少するにつれてエレクトロマ
イグレーションや、ストレスマイグレーションに対する
信頼性を保証することが難しくなってきている。これま
で用いられてきたＡｌ合金配線は、０．３μｍ以下の配
線になると、上記の問題から信頼性を確保する点で限界
であると考えられている。Ａｌに代わる配線材料として
Ｍｏ，Ｗなどの高融点金属の導入が試されているが、そ
の抵抗は、バルクでＡｌの２倍以上と高く、薄膜ではさ
らに高くなるため、デバイスの高速化に不利である。材
料の面では、Ａｌに代わる配線材料としてＣｕを用いる
ことが考えられている。ＣｕはＡｌに比べて抵抗が低
く、デバイスの高速化に都合が良い。エレクトロマイグ
レーションに関しても、Ｃｕ配線はＡｌ−４％Ｃｕ配線
に比べて２〜４倍強い（第４８回秋季応用物理学会予稿
集１７ａ−Ｑ−１，第５０６頁，１９８７参照）。しか
しながら、近年のデバイスの高集積化は著しくさらに高
い信頼性・高いエレクトロマイグレーション耐性が要求
されている。
ＬＳＩの高集積化に伴い、電極配線は微細化傾向にあ
る。電極配線材料としては、ＡｌあるいはＡｌ合金が多
用されているが、線幅が減少するにつれてエレクトロマ
イグレーションや、ストレスマイグレーションに対する
信頼性を保証することが難しくなってきている。これま
で用いられてきたＡｌ合金配線は、０．３μｍ以下の配
線になると、上記の問題から信頼性を確保する点で限界
であると考えられている。Ａｌに代わる配線材料として
Ｍｏ，Ｗなどの高融点金属の導入が試されているが、そ
の抵抗は、バルクでＡｌの２倍以上と高く、薄膜ではさ
らに高くなるため、デバイスの高速化に不利である。材
料の面では、Ａｌに代わる配線材料としてＣｕを用いる
ことが考えられている。ＣｕはＡｌに比べて抵抗が低
く、デバイスの高速化に都合が良い。エレクトロマイグ
レーションに関しても、Ｃｕ配線はＡｌ−４％Ｃｕ配線
に比べて２〜４倍強い（第４８回秋季応用物理学会予稿
集１７ａ−Ｑ−１，第５０６頁，１９８７参照）。しか
しながら、近年のデバイスの高集積化は著しくさらに高
い信頼性・高いエレクトロマイグレーション耐性が要求
されている。
【０００３】エレクトロマイグレーション耐性では、タ
ングステン配線がこれまでのところ最も優れていると報
告されている。Ｗ配線は、Ａｌ配線に比べて約１５オー
ダー長いＭＴＦ（平均寿命時間）をもつことが報告され
ている（第３５回春季応用物理学会予稿集２９−Ｖ−
９，第６４２頁，１９８８参照）。しかしながら、Ｗ配
線は抵抗が高いため、配線長が大になると、デバイスの
遅延時間が大きくなってしまうという問題を持ってい
る。
ングステン配線がこれまでのところ最も優れていると報
告されている。Ｗ配線は、Ａｌ配線に比べて約１５オー
ダー長いＭＴＦ（平均寿命時間）をもつことが報告され
ている（第３５回春季応用物理学会予稿集２９−Ｖ−
９，第６４２頁，１９８８参照）。しかしながら、Ｗ配
線は抵抗が高いため、配線長が大になると、デバイスの
遅延時間が大きくなってしまうという問題を持ってい
る。
【０００４】従って今後の高速・高密度デバイスでは、
高いエレクトロマイグレーション耐性と、低い電気抵抗
を持った材料・配線構造が要求される。
高いエレクトロマイグレーション耐性と、低い電気抵抗
を持った材料・配線構造が要求される。
【０００５】これまでに、銅配線を用いた例として、タ
ングステンプラグ上に銅配線を接続したもの（特開平２
−１６７７０号公報記載の技術）や、多層配線基板の構
成において、最上位の絶縁層のビアホールを介して、こ
の絶縁層の下に形成した銅の下部導体パターンと接続さ
せ、この絶縁層の上に銅又は金により形成した上部導体
パターンが、タングステンを主成分（１〜５％チタンを
含む）とした密着層を媒体に形成した配線技術（特開平
２−１６１７９３号公報記載の技術）や、銅配線をチタ
ンナイトライド膜で覆ったもの（特開平２−２４０９２
０号公報記載の技術）が知られている。しかしながら、
これらの従来技術においては、エレクトロマイグレーシ
ョン耐性を充分に有する低抵抗銅配線を得ることができ
ないのが実情であった。
ングステンプラグ上に銅配線を接続したもの（特開平２
−１６７７０号公報記載の技術）や、多層配線基板の構
成において、最上位の絶縁層のビアホールを介して、こ
の絶縁層の下に形成した銅の下部導体パターンと接続さ
せ、この絶縁層の上に銅又は金により形成した上部導体
パターンが、タングステンを主成分（１〜５％チタンを
含む）とした密着層を媒体に形成した配線技術（特開平
２−１６１７９３号公報記載の技術）や、銅配線をチタ
ンナイトライド膜で覆ったもの（特開平２−２４０９２
０号公報記載の技術）が知られている。しかしながら、
これらの従来技術においては、エレクトロマイグレーシ
ョン耐性を充分に有する低抵抗銅配線を得ることができ
ないのが実情であった。
【０００６】本発明は、このような従来の問題点に着目
して創案されたものであって、低抵抗で且つエレクトロ
マイグレーション耐性の高い銅配線を有する半導体装置
を得んとするものである。
して創案されたものであって、低抵抗で且つエレクトロ
マイグレーション耐性の高い銅配線を有する半導体装置
を得んとするものである。
【０００７】
【課題を解決するための手段】そこで、請求項１記載の
発明は、高融点金属層と、銅層の積層構造配線を備えた
ことを、その解決手段としている。
発明は、高融点金属層と、銅層の積層構造配線を備えた
ことを、その解決手段としている。
【０００８】また、請求項２記載の発明は、高融点金属
層と銅層の中間に拡散防止層が挿入された積層構造配線
を備えたことを、その解決手段としている。
層と銅層の中間に拡散防止層が挿入された積層構造配線
を備えたことを、その解決手段としている。
【０００９】
【作用】銅とタングステンの積層膜の膜抵抗Ｒtは、Ｒ
Cuを銅層の膜抵抗，ＲWをタングステンの膜抵抗とする
と以下のように求めることが出来る。
Cuを銅層の膜抵抗，ＲWをタングステンの膜抵抗とする
と以下のように求めることが出来る。
【００１０】 １／Ｒt＝１／ＲCu＋１／ＲW …（１） 本発明では、上層の銅層と下層の高融点金属であるタン
グステン層の膜厚を例えばほぼ等しく、例えば、配線全
体の膜厚を２μｍとして銅層とタングステン層の膜厚を
共に１μｍとした場合の配線全体の膜抵抗Ｒtは、
（１）式を適用して以下のように計算される。尚、比抵
抗はそれぞれ以下の値とする。一般的に薄膜で用いられ
る値を示した。
グステン層の膜厚を例えばほぼ等しく、例えば、配線全
体の膜厚を２μｍとして銅層とタングステン層の膜厚を
共に１μｍとした場合の配線全体の膜抵抗Ｒtは、
（１）式を適用して以下のように計算される。尚、比抵
抗はそれぞれ以下の値とする。一般的に薄膜で用いられ
る値を示した。
【００１１】 Ｃｕ ：１．７×１０-6Ω・ｃｍ2 Ｗ ：９．０×１０-6Ω・ｃｍ2 Ａｌ合金：３．０×１０-6Ω・ｃｍ2 Ｒｔ＝１．４２９９×１０-2Ω／□ 一方、Ａｌ膜層を１μｍとした時の膜抵抗は ＲAl＝１．５×１０-2Ω／□ すなわち、銅とタングステン膜厚１対１の積層配線は、
同じ膜厚のＡｌ配線に比べて抵抗は低くなる。この関係
は、トータル膜厚が薄くなっても成立することは、言う
までもない。
同じ膜厚のＡｌ配線に比べて抵抗は低くなる。この関係
は、トータル膜厚が薄くなっても成立することは、言う
までもない。
【００１２】エレクトロマイグレーションに関しては、
純銅はＡｌ合金に比べて強い材料であるがＡｌ−Ｃｕ合
金の２〜４倍程度であり、０．３μｍ以下の高密度デバ
イスでは更に信頼性を高める工夫が必要である。そこ
で、本発明において、銅とタングステンを積層化するこ
とによってこの問題は解決される。
純銅はＡｌ合金に比べて強い材料であるがＡｌ−Ｃｕ合
金の２〜４倍程度であり、０．３μｍ以下の高密度デバ
イスでは更に信頼性を高める工夫が必要である。そこ
で、本発明において、銅とタングステンを積層化するこ
とによってこの問題は解決される。
【００１３】前述のようにタングステン配線は、Ａｌ配
線に比べて約１５オーダー長いＭＴＦ（平均寿命時間）
を持つ。これは、銅配線のＭＴＦに比べても遙かに長
い。仮に、銅配線部分がエレクトロマイグレーションに
よって断線しても、下のタングステン層で導通は確保さ
れ全体としては断線しないことになる。
線に比べて約１５オーダー長いＭＴＦ（平均寿命時間）
を持つ。これは、銅配線のＭＴＦに比べても遙かに長
い。仮に、銅配線部分がエレクトロマイグレーションに
よって断線しても、下のタングステン層で導通は確保さ
れ全体としては断線しないことになる。
【００１４】即ち、銅配線の抵抗の低さと、タングステ
ン配線のエレクトロマイグレーション耐性の高さを共に
備えた配線構造となる。
ン配線のエレクトロマイグレーション耐性の高さを共に
備えた配線構造となる。
【００１５】
【実施例】以下、本発明に係る半導体装置の詳細を図面
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
【００１６】（実施例１）以下に図１を用いて本発明の
実施例を説明する。図１（Ａ）において、所定の素子を
形成した半導体基板（シリコン基板）１１にＳｉＯ2で
成る絶縁膜１２を形成したのちコンタクトホール１３を
開孔し、コンタクトホール１３の自然酸化膜を除去した
のち、ＤＣマグネトロンスパッタ法でＷ膜１４，Ｃｕ膜
１５をこの順に連続形成する。Ｗ膜１４，Ｃｕ膜１５の
形成条件を以下に示す。
実施例を説明する。図１（Ａ）において、所定の素子を
形成した半導体基板（シリコン基板）１１にＳｉＯ2で
成る絶縁膜１２を形成したのちコンタクトホール１３を
開孔し、コンタクトホール１３の自然酸化膜を除去した
のち、ＤＣマグネトロンスパッタ法でＷ膜１４，Ｃｕ膜
１５をこの順に連続形成する。Ｗ膜１４，Ｃｕ膜１５の
形成条件を以下に示す。
【００１７】 （Ｗ膜のスパッタ条件） ○ガス…アルゴン（Ａｒ） ○圧力…５ｍＴｏｒｒ ○ＤＣ電力…５ＫＷ ○基板温度…１５０℃ ○膜厚…２５００Å （Ｃｕ膜のスパッタ条件） ○ガス…Ａｒ ○圧力…５ｍＴｏｒｒ ○ＤＣ電力…５ＫＷ ○基板温度…３００℃ ○膜厚…２５００Å それぞれの膜厚は、推奨値を示したものであり、ＷとＣ
ｕの膜厚がほぼ等しければよい。次に、通常のフォトリ
ソグラフィー技術でＣｕ膜１５上にレジストパターン１
６を形成する。次に、反応性イオンエッチング（ＲＩ
Ｅ）技術によって銅とタングステンの積層膜をエッチン
グする。銅は高温で塩素系ガスでエッチングできること
が知られている。一例として、この時のエッチング条件
を以下に示す。
ｕの膜厚がほぼ等しければよい。次に、通常のフォトリ
ソグラフィー技術でＣｕ膜１５上にレジストパターン１
６を形成する。次に、反応性イオンエッチング（ＲＩ
Ｅ）技術によって銅とタングステンの積層膜をエッチン
グする。銅は高温で塩素系ガスでエッチングできること
が知られている。一例として、この時のエッチング条件
を以下に示す。
【００１８】 （Ｃｕ膜のＲＩＥ条件） ○ガス…ＳｉＣｌ4−８０％Ｎ2 ○流量…１００SCCM ○圧力…０．０１Ｔｏｒｒ ○基板温度…２５０℃ このエッチング条件でＣｕ膜１５，Ｗ膜１４を一度にエ
ッチングすると図１（Ｂ）のような形状が得られる。銅
は酸化されやすい物質であるためアッシングは低温で処
理できるマイクロ波ダウンフローアッシング装置を用い
る。酸素３００SCCM，圧力２Ｔｏｒｒ，基板温度１５０
℃，マイクロ波パワー４００Ｗでレジストは除去され図
１（Ｃ）のようになる。
ッチングすると図１（Ｂ）のような形状が得られる。銅
は酸化されやすい物質であるためアッシングは低温で処
理できるマイクロ波ダウンフローアッシング装置を用い
る。酸素３００SCCM，圧力２Ｔｏｒｒ，基板温度１５０
℃，マイクロ波パワー４００Ｗでレジストは除去され図
１（Ｃ）のようになる。
【００１９】本実施例では、レジストをエッチングマス
クとして用いたが、エッチングレートを高める為に、基
板温度を高温にする必要があれば、シリコン酸化膜ある
いはシリコン窒化膜等の耐熱性をもったマスクを用いて
もよい。
クとして用いたが、エッチングレートを高める為に、基
板温度を高温にする必要があれば、シリコン酸化膜ある
いはシリコン窒化膜等の耐熱性をもったマスクを用いて
もよい。
【００２０】また、配線保護層としては、例えばシリコ
ン窒化膜をＥＣＲプラズマＣＶＤ法で、例えば７０００
Å全面に形成する。こうして、Ｃｕ／Ｗ積層配線構造が
形成できる。
ン窒化膜をＥＣＲプラズマＣＶＤ法で、例えば７０００
Å全面に形成する。こうして、Ｃｕ／Ｗ積層配線構造が
形成できる。
【００２１】（実施例２）銅層とタングステン層の間に
反応防止層を形成した実施例２を説明する。銅とタング
ステンの反応性は低いので４００℃以下の低温プロセス
であれば、特に拡散防止層（バリアーメタル）を挟む必
要は無いが、４５０℃以上のシンター等の熱が掛かる場
合には、拡散防止層を銅とタングステンの間に挟んだ方
が良い。銅とタングステンが反応すると抵抗が上昇した
り、タングステン中に銅が拡散してさらにタングステン
の下にシリコン基板に銅が入り素子の特製を劣化させる
等の問題を生じる。
反応防止層を形成した実施例２を説明する。銅とタング
ステンの反応性は低いので４００℃以下の低温プロセス
であれば、特に拡散防止層（バリアーメタル）を挟む必
要は無いが、４５０℃以上のシンター等の熱が掛かる場
合には、拡散防止層を銅とタングステンの間に挟んだ方
が良い。銅とタングステンが反応すると抵抗が上昇した
り、タングステン中に銅が拡散してさらにタングステン
の下にシリコン基板に銅が入り素子の特製を劣化させる
等の問題を生じる。
【００２２】以下に図２を用いて本実施例を説明する。
図２（Ａ）において、所定の素子を形成した半導体基板
２１に絶縁膜２２を形成したのち、コンタクトホール２
３を開孔し、コンタクトホール２３の自然酸化膜を除去
したのち、ＤＣマグネトロンスパッタ法でタングステン
（Ｗ）膜２４，窒化チタン（ＴｉＮ）膜２５，Ｃｕ膜２
６をこの順に連続形成する。Ｗ膜２４，ＴｉＮ膜２５，
Ｃｕ膜２６の形成条件を以下に示す。ＴｉＮの形成には
反応性ＤＣマグネトロンスパッタリング法を適用する。
図２（Ａ）において、所定の素子を形成した半導体基板
２１に絶縁膜２２を形成したのち、コンタクトホール２
３を開孔し、コンタクトホール２３の自然酸化膜を除去
したのち、ＤＣマグネトロンスパッタ法でタングステン
（Ｗ）膜２４，窒化チタン（ＴｉＮ）膜２５，Ｃｕ膜２
６をこの順に連続形成する。Ｗ膜２４，ＴｉＮ膜２５，
Ｃｕ膜２６の形成条件を以下に示す。ＴｉＮの形成には
反応性ＤＣマグネトロンスパッタリング法を適用する。
【００２３】 （Ｗ膜の形成条件） ○ガス…Ａｒ ○圧力…５ｍＴｏｒｒ ○ＤＣ電力…５ＫＷ ○基板温度…１５０℃ ○膜厚…２５００Å （ＴｉＮ膜の形成条件） ○ガス…Ａｒ−６０％Ｎ2 ○圧力…５ｍＴｏｒｒ ○ＤＣ電力…８０ＫＷ ○基板温度…１５０℃ ○膜厚…５００Å （Ｃｕ膜の形成条件） ○ガス…Ａｒ ○圧力…５ｍＴｏｒｒ ○ＤＣ電力…５ＫＷ ○基板温度…３００℃ ○膜厚…２５００Å それぞれの膜厚は推奨値を示したものでありＷとＣｕの
膜厚がほぼ等しければよい。また、ＴｉＮ膜２５の膜厚
はバリア性が保たれる膜厚であれば良い。次に、図２
（Ｂ）に示すように、通常のフォトリソグラフィー技術
でＣｕ膜２６上にレジストパターン２７を形成する。次
に、ＲＩＥ技術によってＣｕ膜２６，ＴｉＮ膜２５，Ｗ
膜２４の積層膜をエッチングする。この時のエッチング
条件を以下に示す。
膜厚がほぼ等しければよい。また、ＴｉＮ膜２５の膜厚
はバリア性が保たれる膜厚であれば良い。次に、図２
（Ｂ）に示すように、通常のフォトリソグラフィー技術
でＣｕ膜２６上にレジストパターン２７を形成する。次
に、ＲＩＥ技術によってＣｕ膜２６，ＴｉＮ膜２５，Ｗ
膜２４の積層膜をエッチングする。この時のエッチング
条件を以下に示す。
【００２４】 （ＲＩＥ条件） ○ガス…ＳｉＣｌ4−８０％Ｎ2 ○流量…１００SCCM ○圧力…０．０１Ｔｏｒｒ ○基板温度…２５０℃ このエッチング条件で、Ｃｕ膜２６，ＴｉＮ膜２５，Ｗ
膜２４を一度にエッチングする。次に、アッシングを行
う。銅は酸化されやすい物質であるためアッシングは低
温で処理できるマイクロ波ダウンフローアッシング装置
を用いる。酸素３００SCCM，圧力２Ｔｏｒｒ，基板温度
１５０℃，マイクロ波パワー４００Ｗでレジストは除去
され、図２（Ｃ）のように配線パターンが形成出来る。
膜２４を一度にエッチングする。次に、アッシングを行
う。銅は酸化されやすい物質であるためアッシングは低
温で処理できるマイクロ波ダウンフローアッシング装置
を用いる。酸素３００SCCM，圧力２Ｔｏｒｒ，基板温度
１５０℃，マイクロ波パワー４００Ｗでレジストは除去
され、図２（Ｃ）のように配線パターンが形成出来る。
【００２５】本実施例では、レジストをエッチングマス
クとして用いたが、エッチングレートを高める為に、基
板温度を高温にする必要があれば、シリコン酸化膜ある
いはシリコン窒化膜等の耐熱性をもったマスクを用いて
もよい。
クとして用いたが、エッチングレートを高める為に、基
板温度を高温にする必要があれば、シリコン酸化膜ある
いはシリコン窒化膜等の耐熱性をもったマスクを用いて
もよい。
【００２６】また、配線保護層としては、例えばシリコ
ン窒化膜をＥＣＲプラズマＣＶＤ法で７０００Å全面に
形成する。こうして、Ｃｕ／ＴｉＮ／Ｗ積層配線構造が
形成できる。
ン窒化膜をＥＣＲプラズマＣＶＤ法で７０００Å全面に
形成する。こうして、Ｃｕ／ＴｉＮ／Ｗ積層配線構造が
形成できる。
【００２７】拡散防止層としては、ＴｉＮの他にＴｉＯ
Ｎ，ＴｉＢ，ＴｉＷ，ＷＮ，ＷＣ，ＨｆＮ，ＨｆＢ，Ｚ
ｒＮ等でも良い。
Ｎ，ＴｉＢ，ＴｉＷ，ＷＮ，ＷＣ，ＨｆＮ，ＨｆＢ，Ｚ
ｒＮ等でも良い。
【００２８】（実施例３）次に、コンタクトホールを、
選択タングステンで埋め込んだ場合の実施例３を示す。
コンタクトホールを選択ＣＶＤタングステンで埋め込
み、その上に、本発明の銅／タングステン積層配線を形
成する。ホール径０．５μｍ以下の微細なコンタクトホ
ールにおいて、埋め込まない場合の実施例１に比べて、
熱的に安定なコンタクト構造が得られるだけでなく、銅
／タングステン積層配線の段差部でのカバレージ低下を
防ぐことが出来る。
選択タングステンで埋め込んだ場合の実施例３を示す。
コンタクトホールを選択ＣＶＤタングステンで埋め込
み、その上に、本発明の銅／タングステン積層配線を形
成する。ホール径０．５μｍ以下の微細なコンタクトホ
ールにおいて、埋め込まない場合の実施例１に比べて、
熱的に安定なコンタクト構造が得られるだけでなく、銅
／タングステン積層配線の段差部でのカバレージ低下を
防ぐことが出来る。
【００２９】以下に図３を用いて本実施例を説明する。
本実施例においては、所定の素子を形成した半導体基板
３１に絶縁膜３２を形成したのち、コンタクトホール３
３を開孔し、コンタクトホール３３の自然酸化膜を除去
したのち、選択ＣＶＤ法により埋め込みタングステン３
４を形成する。次に、ＤＣマグネトロンスパッタリング
法でＣｕ膜３５，Ｗ膜３６をこの順で連続形成する。そ
れぞれの形成条件を以下に示す。
本実施例においては、所定の素子を形成した半導体基板
３１に絶縁膜３２を形成したのち、コンタクトホール３
３を開孔し、コンタクトホール３３の自然酸化膜を除去
したのち、選択ＣＶＤ法により埋め込みタングステン３
４を形成する。次に、ＤＣマグネトロンスパッタリング
法でＣｕ膜３５，Ｗ膜３６をこの順で連続形成する。そ
れぞれの形成条件を以下に示す。
【００３０】 （Ｗプラグの選択ＣＶＤ条件） ○ガス及びその流量 六フッ化タングステン（ＷＦ6）…１０SCCM シラン（ＳｉＨ4）…７SCCM 水素（Ｈ2）…１０００SCCM アルゴン（Ａｒ）…１０ＳＣＣＭ ○温度…２６０℃ ○圧力…２００ｍＴｏｒｒ ○成長速度…４０００Å／分 （Ｗ膜のスパッタ条件） ○ガス…Ａｒ ○ＤＣ電力…５ＫＷ ○基板温度…１５０℃ ○膜厚…２０００Å （Ｃｕ膜のスパッタ条件） ○ガス…Ａｒ ○圧力…５ｍＴｏｒｒ ○ＤＣ電力…５ＫＷ ○基板温度…３００℃ ○膜厚…２０００Å なお、それぞれの膜厚は推奨値である。Ｗ膜３６はブラ
ンケットＣＶＤ法で形成しても良い。
ンケットＣＶＤ法で形成しても良い。
【００３１】次に、通常のフォトリソグラフィー技術を
用いてレジストパターン３７を形成する。次に、ＲＩＥ
技術によって銅とタングステン積層膜をエッチングす
る。この時のエッチング条件は既に述べた実施例１と同
様である。次にアッシングを実施例１と同様の条件で行
うと図３に示す配線形状が得られる。配線保護層として
は、例えばシリコン窒化膜をＥＣＲプラズマＣＶＤ法で
７０００Å全面に形成する。こうして、コンタクトホー
ルをタングステンで埋め込んだ、Ｃｕ／Ｗ積層配線が形
成できる。熱的に安定したコンタクト構造が得られると
共に、エレクトロマイグレーション耐性に優れた低抵抗
な配線構造が得られる。０．３μｍ以降の高集積デバイ
スにおいて有用な構造である。
用いてレジストパターン３７を形成する。次に、ＲＩＥ
技術によって銅とタングステン積層膜をエッチングす
る。この時のエッチング条件は既に述べた実施例１と同
様である。次にアッシングを実施例１と同様の条件で行
うと図３に示す配線形状が得られる。配線保護層として
は、例えばシリコン窒化膜をＥＣＲプラズマＣＶＤ法で
７０００Å全面に形成する。こうして、コンタクトホー
ルをタングステンで埋め込んだ、Ｃｕ／Ｗ積層配線が形
成できる。熱的に安定したコンタクト構造が得られると
共に、エレクトロマイグレーション耐性に優れた低抵抗
な配線構造が得られる。０．３μｍ以降の高集積デバイ
スにおいて有用な構造である。
【００３２】以上、実施例について説明したが、本発明
は、これらに限定されるものではなく、構成の要旨に付
随する各種の設計変更が可能である。
は、これらに限定されるものではなく、構成の要旨に付
随する各種の設計変更が可能である。
【００３３】例えば、上記実施例においては、高融点金
属としてタングステンを適用したが、他の高融点金属を
採用することも可能である。
属としてタングステンを適用したが、他の高融点金属を
採用することも可能である。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、下層に高融点金属層、上層に銅層を用いる積
層配線構造によって、銅層は主に配線の電気伝導性を高
めるために働き、タングステン層は主に配線のエレクト
ロマイグレーション耐性を高めるように働くため、銅と
タングステンの両方の長所を兼ね備えた配線を得ること
が出来る。
によれば、下層に高融点金属層、上層に銅層を用いる積
層配線構造によって、銅層は主に配線の電気伝導性を高
めるために働き、タングステン層は主に配線のエレクト
ロマイグレーション耐性を高めるように働くため、銅と
タングステンの両方の長所を兼ね備えた配線を得ること
が出来る。
【００３５】また、銅層の低い抵抗によって、積層配線
は実質的に同じ膜厚のＡｌ単層配線と少なくとも同等、
あるいはそれ以下の抵抗を得ることが出来る。
は実質的に同じ膜厚のＡｌ単層配線と少なくとも同等、
あるいはそれ以下の抵抗を得ることが出来る。
【００３６】さらに、上層の銅層がエレクトロマイグレ
ーションによって断線しても、下層のタングステン層の
存在によって電気的伝導は確保され、全体としては断線
しにくい配線が得られる。
ーションによって断線しても、下層のタングステン層の
存在によって電気的伝導は確保され、全体としては断線
しにくい配線が得られる。
【００３７】特に、０．３μｍ以下の配線幅を持つ高密
度デバイスに本発明を適用することによって従来の技術
では得られなかった低抵抗・高信頼性配線が得られる。
度デバイスに本発明を適用することによって従来の技術
では得られなかった低抵抗・高信頼性配線が得られる。
【００３８】さらに、４５０℃以上の高温熱処理を必要
とするプロセスでも、銅とタングステンの間にＴｉＮ等
の反応防止膜を形成することによって銅とタングステン
の反応を抑止できる。
とするプロセスでも、銅とタングステンの間にＴｉＮ等
の反応防止膜を形成することによって銅とタングステン
の反応を抑止できる。
【００３９】また、コンタクトホールに選択タングステ
ンを適用し、その上に本発明を適用することによって完
全平坦化と熱的に安定したコンタクト構造を有する半導
体装置が得られる。
ンを適用し、その上に本発明を適用することによって完
全平坦化と熱的に安定したコンタクト構造を有する半導
体装置が得られる。
【図１】（Ａ）〜（Ｃ）は本発明の実施例１の工程を示
す断面図。
す断面図。
【図２】（Ａ）〜（Ｃ）は本発明の実施例２の工程を示
す断面図。
す断面図。
【図３】本発明の実施例３の断面図。
１１…半導体基板、１２…絶縁膜、１４…Ｗ膜、１５…
Ｃｕ膜。
Ｃｕ膜。
Claims (2)
- 【請求項１】 高融点金属層と、銅層の積層構造配線を
備えたことを特徴とする半導体装置。 - 【請求項２】 高融点金属層と銅層の中間に拡散防止層
が挿入された積層構造配線を備えたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26360191A JPH05102152A (ja) | 1991-10-11 | 1991-10-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26360191A JPH05102152A (ja) | 1991-10-11 | 1991-10-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102152A true JPH05102152A (ja) | 1993-04-23 |
Family
ID=17391810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26360191A Pending JPH05102152A (ja) | 1991-10-11 | 1991-10-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102152A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037558A1 (en) * | 2000-11-02 | 2002-05-10 | Fujitsu Limited | Semiconductor device and its manufacturing method |
| US6812136B2 (en) | 1996-10-18 | 2004-11-02 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device having a multilayer metal film of titanium/titanium nitride/tungsten/tungsten carbide |
| JP2004536451A (ja) * | 2001-06-20 | 2004-12-02 | アプライド マテリアルズ インコーポレイテッド | 順次堆積法を用いて複合積層膜を形成するシステムと方法 |
| KR100495856B1 (ko) * | 1998-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| US7112462B2 (en) | 1997-03-07 | 2006-09-26 | Tdk Corporation | Self-light-emitting apparatus and semiconductor device used in the apparatus |
| JP5664655B2 (ja) * | 2010-09-17 | 2015-02-04 | 株式会社村田製作所 | 弾性波装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131031A (ja) * | 1989-10-17 | 1991-06-04 | Hitachi Ltd | 薄膜配線及び半導体装置 |
-
1991
- 1991-10-11 JP JP26360191A patent/JPH05102152A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131031A (ja) * | 1989-10-17 | 1991-06-04 | Hitachi Ltd | 薄膜配線及び半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812136B2 (en) | 1996-10-18 | 2004-11-02 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device having a multilayer metal film of titanium/titanium nitride/tungsten/tungsten carbide |
| US7112462B2 (en) | 1997-03-07 | 2006-09-26 | Tdk Corporation | Self-light-emitting apparatus and semiconductor device used in the apparatus |
| KR100495856B1 (ko) * | 1998-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| WO2002037558A1 (en) * | 2000-11-02 | 2002-05-10 | Fujitsu Limited | Semiconductor device and its manufacturing method |
| US6900542B2 (en) | 2000-11-02 | 2005-05-31 | Fujitsu Limited | Semiconductor device having increased adhesion between a barrier layer for preventing copper diffusion and a conductive layer, and method of manufacturing the same |
| CN100334709C (zh) * | 2000-11-02 | 2007-08-29 | 富士通株式会社 | 半导体器件及其制造方法 |
| JP2004536451A (ja) * | 2001-06-20 | 2004-12-02 | アプライド マテリアルズ インコーポレイテッド | 順次堆積法を用いて複合積層膜を形成するシステムと方法 |
| JP5664655B2 (ja) * | 2010-09-17 | 2015-02-04 | 株式会社村田製作所 | 弾性波装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763953A (en) | Semiconductor device and method of manufacturing the same | |
| KR100652120B1 (ko) | 구리 보호층 및 열 전도체로서의 알루미늄 나이트라이드 | |
| EP0653790A1 (en) | Conductive layer for semiconductor device | |
| JP3177968B2 (ja) | 半導体装置及びその製造方法 | |
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| JPH09148431A (ja) | 半導体装置の製造方法 | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| JPH05102152A (ja) | 半導体装置 | |
| US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
| JP2830540B2 (ja) | 多層配線の製造方法 | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JP3303400B2 (ja) | 半導体装置の製造方法 | |
| JP4752108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JP3120471B2 (ja) | 半導体装置の製造方法 | |
| JP3249444B2 (ja) | 半導体装置の製造方法 | |
| JPH05102154A (ja) | 半導体装置 | |
| JPH05102148A (ja) | 半導体装置 | |
| JPH0766157A (ja) | 配線形成方法 | |
| JPH0567686A (ja) | 半導体装置配線 |