JP3303400B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3303400B2
JP3303400B2 JP06070193A JP6070193A JP3303400B2 JP 3303400 B2 JP3303400 B2 JP 3303400B2 JP 06070193 A JP06070193 A JP 06070193A JP 6070193 A JP6070193 A JP 6070193A JP 3303400 B2 JP3303400 B2 JP 3303400B2
Authority
JP
Japan
Prior art keywords
layer
tungsten
contact hole
diffusion preventing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06070193A
Other languages
English (en)
Other versions
JPH06275725A (ja
Inventor
泰成 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP06070193A priority Critical patent/JP3303400B2/ja
Publication of JPH06275725A publication Critical patent/JPH06275725A/ja
Application granted granted Critical
Publication of JP3303400B2 publication Critical patent/JP3303400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法,
特にタングステンがプラグとして埋め込まれたコンタク
トホールに接続されるアルミニュウム配線の製造方法に
関する。
【0002】コンタクトホールをタングステンで埋込
み,プラグとして上下のAl配線を接続する多層配線の
接続方法は,電流密度が高くなる微細配線において腐蝕
の問題を解決する有効な方法とされ実用化が期待されて
いる。
【0003】このため,タングステンをプラグとするコ
ンタクトホールと,これに接続するAl配線とを,その
特性を損なうことなく形成する方法が必要とされてい
る。
【0004】
【従来の技術】Al配線を絶縁層,例えばSiO2 層上
に配設する場合,半導体基板とのコンタクト領域での拡
散を防止し,或いはストレスマイグレーションを軽減す
るために,絶縁層とAl配線との間に拡散防止層,例え
ばTiNを含む拡散防止層が設けられる。
【0005】この拡散防止層は,その上に堆積されるA
l配線のエレクトロマイグレーションをより軽減するた
めに,表面層が酸化されている。かかる酸化により,A
l配線の堆積時に拡散防止層に含まれる窒素が雰囲気中
に脱ガスして,Alの結晶粒が微細化することを防止す
ることができる。従って,その上に堆積されるAlの結
晶粒は粗大になり,優れた耐エレクトロマイグレーショ
ン特性を有するAl配線を製造することができる。
【0006】しかし,絶縁層に開設されたコンタクトホ
ールにタングステンを埋込み,これに接続されるAl配
線を形成する場合は,上述した拡散防止層表面を酸化す
る方法を適用することができないのである。以下,この
事情を実施例を参照して説明する。
【0007】図2は従来技術の実施例工程断面図であ
り,コンタクトホールとこれに接続する配線の製造工程
を表している。先ず,表面に不純物領域1aが形成され
たシリコン基板1上にSiO2 からなる絶縁層2を堆積
する。次いで絶縁層2に,不純物領域1a表面を表出す
るコンタクトホール3を開設する。
【0008】次いで,拡散防止層4として,Ti薄膜4
a,及びTiN薄膜4bをコンタクトホール3内面及び
絶縁層2表面を覆い順次堆積する。次いで,拡散防止層
4の表面を酸化し,拡散防止層4の表面が酸化して生成
された表面酸化層4cを形成する。
【0009】次いで,図2(b)を参照して,タングス
テン層5aをコンタクトホール3を埋込み,拡散防止層
4上全面に堆積する。次いで,図2(c)を参照して,
タングステン層5aをエッチバックして,コンタクトホ
ール3を埋め込むタングステンプラグ5を残し,絶縁層
2上に堆積したタングステン層5aを除去する。
【0010】次いで,Alを堆積し,フォトエッチング
してAl配線6を形成する。上記工程において,図2
(c)を参照して,タングステン層5aをエッチバック
する際に,絶縁層2上のタングステン層5aを完全に除
去するためにオーバエッチングを必要とする。このた
め,絶縁層2上の拡散防止層4の表面がエッチングされ
表面酸化層4cを除去してしまうのである。その結果,
絶縁層4上の拡散防止層4表面に堆積するAlは結晶粒
が微細で,エレクトロマイグレーションに対する耐性が
劣るのである。
【0011】
【発明が解決しようとする課題】従来の半導体装置の製
造方法では,拡散防止層の表面を酸化しても,その後に
コンタクトホールを埋め込むタングステンプラグを形成
する際に行うエッチバックにより,拡散防止層表面に形
成されていた表面酸化層が除去される結果,その上に堆
積されるAl配線のエレクトロマイグレーション耐性が
劣化するという問題があった。
【0012】本発明は,コンタクトホールを埋め込むタ
ングステンプラグを形成した後に拡散防止層表面を酸化
することにより,タングステンプラグを有するコンタク
トホールが設けられた半導体装置において,エレクトロ
マイグレーション耐性に優れたAl配線を使用すること
ができる半導体装置の製造方法を提供することを目的と
している。
【0013】
【課題を解決するための手段】図1(a)は本発明の実
施例工程断面図であり,コンタクトホールとこれに接続
する配線の製造工程を表している。
【0014】上記課題を解決するための本発明の構成
は,例えば、図1を参照して,基板1上にコンタクトホ
ール3が開設された絶縁層2を形成する工程と,該コン
タクトホール3内面及び該絶縁層2を覆い拡散防止層4
を堆積する工程と,次いで該コンタクトホール3を埋め
込み該基板1上全面を覆うタングステン又はタングステ
ンを主成分とする合金からなるタングステン層5aを堆
積する工程と,該タングステン層5aを該絶縁層2上に
堆積された該拡散防止層4が表出する迄エッチングして
除去し,該コンタクトホール3を埋め込むタングステン
プラグ5を形成する工程と,次いで該タングステンプラ
グ5及び表出された該拡散防止層4上にアルミニュウム
(Al)又はアルミニュウムを主成分とする合金を堆積
してAl配線6を形成する工程とを有する半導体装置の
製造方法において,該タングステン層5aをエッチング
して該タングステンプラグ5を形成する工程の後,該ア
ルミニュウム又は該アルミニュウムを主成分とする合金
を堆積する前に,表出する該拡散防止層4の表面を酸化
する工程を有することを特徴として構成する。
【0015】
【作用】本発明の構成では,図1を参照して,タングス
テンプラグ5を形成した後,タングステンプラグ形成の
ために行うタングステン層5aのエッチングバックによ
り表出された拡散防止層4の表面を酸化し,拡散防止層
4の表面に表面酸化層4cを形成する。その後,Al配
線6を形成するためにアルミニュウム又はアルミニュウ
ムを主成分とする合金を堆積する。
【0016】かかる構成では,絶縁層2上に配設される
Al配線6は,常に拡散防止層4表面に形成された表面
酸化層4c上に堆積されたアルミニュウム又はアルミニ
ュウムを主成分とする合金から形成される。既述のよう
に,表面酸化層4cが形成された拡散防止層4上に堆積
されるアルミニュウムは,結晶粒が粗く耐エレクトロマ
イグレーション性に優れている。従って,本発明の方法
により形成されたAl配線6は,優れたマイグレーショ
ン耐性を有するのである。
【0017】上述の本発明の構成において,表面酸化層
4cを形成するための酸化は,例えば,1気圧の窒素雰
囲気中で450℃,30分間の熱処理により形成するこ
とができる。かかる条件では,タングステンプラグ5表
面には,その上に堆積されるAl又はAl合金との間の
接触抵抗を増加するような酸化膜は形成されない。従っ
て,Al配線6とタングステンプラグ5を用いた良好な
コンタクトを実現することができる。
【0018】なお,かかる酸化は,拡散防止層の酸化方
法として知られる他の方法, 例えばラピッドサーマルア
ニール(Rapid Thermal Anneal) , 又は硝酸等の酸化材
中に浸漬することで形成することもできる。
【0019】
【実施例】本発明を実施例を参照して詳細に説明する。
図1(a)を参照して,基板1表面に,例えば表面にコ
ンタク領域となる不純物領域1aが形成されたシリコン
基板表面に,例えばCVD法を用いてSiO2からなる
絶縁層2を堆積する。
【0020】次いで,絶縁層2に不純物領域1a表面を
表出するコンタクトホール3を開設する。次いで,コン
タクトホール3の内面及び絶縁層2上を覆う拡散防止層
4を堆積する。この拡散防止層4は,例えば何れもスパ
ッタにより堆積された,Ti薄膜4aを下層とし,Ti
N薄膜4bを上層とする積層構造とすることができる。
勿論,必要ならば他の方法を用いて堆積して差支えな
い。
【0021】次いで,コンタクトホール3を埋込み基板
1全面を覆う,タングステン又はコンタクトで通常用い
られるタングステン合金からなるタングステン層5a
を,例えばCVD法により堆積する。
【0022】次いで,図1(b)を参照して,タングス
テン層5aを,プラズマスパッタにより絶縁層2上のT
iN薄膜4bを表出するまでエッチバックする。この工
程で,コンタクトホール3を埋め込むタングステンプラ
グ5を残し,絶縁層2上のタングステン層5aは除去さ
れる。
【0023】次いで,図1(c)を参照して,絶縁層2
上の表出されたTiN薄膜4b表面を酸化して,TiN
薄膜4b表面に表面酸化層4cを形成する。酸化は,窒
素雰囲気中で450℃,30分間の熱処理により行われ
た。既述したように,この条件ではタングステンプラグ
5の表面は酸化されない。
【0024】次いで,図1(d)を参照して,タングス
テンプラグ5及び絶縁層上に堆積された拡散防止層4を
覆うアルミニュウム合金を,例えばスパッタにより堆積
する。次いで,このアルミニュウム合金をフォトエッチ
ングしてAl配線6を形成する。
【0025】このアルミニュウム合金は,例えば,Al
−0.15%Ti−0.1%Cu,Al−1%Si−
0.1%Cu,Al−1%Si,又はAl−2%Cuを
用いることができる。また,アルミニュウム合金に代え
て不純物を意図的に含まないアルミニュウムとすること
もできる。
【0026】上記工程を経て,タングステンプラグ5を
通して不純物領域1aとコンタクトし,絶縁層上に延在
するAl配線6が形成される。なお,表面酸化層4cの
形成によるAl配線6とタングステンプラグ5の接触抵
抗の増加は認められなかった。
【0027】本実施例によれば,Al堆積の際に表出す
るTiN薄膜4bは,表面に表面酸化層4cが形成され
ているため,TiN薄膜4b内部から雰囲気中への窒素
の放出が阻止される。このため,粗大な結晶粒のAlが
堆積され,マイグレーション耐性に優れたAl配線が形
成される。
【0028】
【発明の効果】上述したように本発明によれば,コンタ
クトホールを埋め込むタングステンプラグを形成した後
に拡散防止層表面を酸化することにより,コンタクトホ
ールを埋め込むタングステンプラグと接続され,かつエ
レクトロマイグレーション耐性に優れたAl配線を形成
する半導体装置の製造方法を提供することができ,半導
体装置の性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】 本発明の実施例工程断面図
【図2】 従来技術の実施例工程断面図
【符号の説明】
1 基板 1a 不純物領域 2 絶縁層 3 コンタクトホール 4 拡散防止層 4a Ti層 4b TiN層 4c 表面酸化層 5 タングステンプラグ 5a タングステン層 6 Al配線

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板(1)上にコンタクトホール(3)
    が開設された絶縁層(2)を形成する工程と,該コンタ
    クトホール(3)内面及び該絶縁層(2)を覆い拡散防
    止層(4)を堆積する工程と,次いで該コンタクトホー
    ル(3)を埋め込み該基板(1)上全面を覆うタングス
    テン又はタングステンを主成分とする合金からなるタン
    グステン層(5a)を堆積する工程と,該タングステン
    層(5a)を該絶縁層(2)上に堆積された該拡散防止
    層(4)が表出する迄エッチングして除去し,該コンタ
    クトホール(3)を埋め込むタングステンプラグ(5)
    を形成する工程と,次いで該タングステンプラグ(5)
    及び表出された該拡散防止層(4)上にアルミニュウム
    (Al)又はアルミニュウムを主成分とする合金を堆積
    してAl配線(6)を形成する工程とを有する半導体装
    置の製造方法において, 該タングステン層(5a)をエッチングして該タングス
    テンプラグ(5)を形成する工程の後,該アルミニュウ
    ム又は該アルミニュウムを主成分とする合金を堆積する
    前に,表出する該拡散防止層(4)の表面を酸化する工
    程を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記拡散防止層の形成を、複数膜を積み
    重ねて被膜して行う請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記拡散防止層にチタンナイトライドが
    含まれるように形成する請求項1乃至2記載の半導体装
    置の製造方法。
JP06070193A 1993-03-19 1993-03-19 半導体装置の製造方法 Expired - Fee Related JP3303400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06070193A JP3303400B2 (ja) 1993-03-19 1993-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06070193A JP3303400B2 (ja) 1993-03-19 1993-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06275725A JPH06275725A (ja) 1994-09-30
JP3303400B2 true JP3303400B2 (ja) 2002-07-22

Family

ID=13149863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06070193A Expired - Fee Related JP3303400B2 (ja) 1993-03-19 1993-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3303400B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237029B1 (ko) * 1995-11-15 2000-01-15 김영환 반도체 소자의 텅스텐 플러그 형성방법
KR100248800B1 (ko) * 1996-12-24 2000-03-15 김영환 반도체 장치의 금속배선 형성방법

Also Published As

Publication number Publication date
JPH06275725A (ja) 1994-09-30

Similar Documents

Publication Publication Date Title
JP3510942B2 (ja) 半導体素子の配線形成方法
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
JPS63169045A (ja) 集積回路の相互接続およびその形成方法
KR100303221B1 (ko) 반도체 장치
JP2000260769A (ja) 半導体装置の製造方法
KR100319588B1 (ko) 배선구조의 형성방법
EP0216017B1 (en) Method of manufacturing a semiconductor device including forming a multi-level interconnection layer
US5688718A (en) Method of CVD TiN barrier layer integration
JP3625652B2 (ja) 半導体装置の製造方法
JPH0766942B2 (ja) 多層相互接続導体パターン製造方法
JP3303400B2 (ja) 半導体装置の製造方法
JPH07221181A (ja) 半導体素子の金属配線の形成方法
JP3954998B2 (ja) 半導体装置およびその製造方法
JPH11145141A (ja) 半導体装置
JPH05102152A (ja) 半導体装置
JP2564786B2 (ja) 半導体装置およびその製造方法
KR0138864B1 (ko) 직접회로에서의 금속배선 제조방법
JPH05299418A (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP3263481B2 (ja) 半導体装置および半導体装置の製造方法
JPH065544A (ja) 半導体装置の製造方法
JPH1168048A (ja) 半導体装置およびその形成方法
JPH05102154A (ja) 半導体装置
JP3119505B2 (ja) 半導体装置
JP3189399B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020402

LAPS Cancellation because of no payment of annual fees