KR100248800B1 - 반도체 장치의 금속배선 형성방법 - Google Patents
반도체 장치의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100248800B1 KR100248800B1 KR1019960071390A KR19960071390A KR100248800B1 KR 100248800 B1 KR100248800 B1 KR 100248800B1 KR 1019960071390 A KR1019960071390 A KR 1019960071390A KR 19960071390 A KR19960071390 A KR 19960071390A KR 100248800 B1 KR100248800 B1 KR 100248800B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal wiring
- forming
- gas
- bonding layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 17
- 239000010936 titanium Substances 0.000 claims description 17
- 229910052719 titanium Inorganic materials 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
열악한 단차 피복성을 보상하여 금속막의 단락 현상에 의한 소자의 신뢰성이 저하 되는 것을 방지하기 위한 금속배선 형성방법을 제공하고자 함.
3. 발명의 해결방법의 요지
제1 접합층, 플러그 및 제2 접합층을 사용하여 미세한 크기의 비아홀을 완전히 채운 다음, 이후의 금속배선 형성 공정을 진행함으로써, 비아홀의 열악한 단차 피복성에 의한 금속막의 단락 현상을 방지할 수 있는 반도체 장치의 금속배선 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 금속배선 형성 공정에 이용됨.
Description
본 발명은 반도체 소자 제조 공정중 캐패시터 형성 이후의 공정으로 금속배선을 사용하여 인터-커넥션(Inter-Connection)을 형성하는 DLM(Double Layer Metalization) 공정에 관한 것으로, 특히 열악한 단차 피복성(Step Coverage)을 보상하기 위한 반도체 장치의 금속배선 형성방법에 관한 것이다.
일반적으로, DLM(Double Layer Metalization) 공정은 디램(DRAM) 소자의 기초가 되는 트랜지스터와 캐패시터가 형성된 이후의 공정으로 정보 전달의 원활화(High Speed)와 소자 크기의 감소를 위한 금속 배선을 정의하는 공정이다.
상·하부 금속 배선 간의 전기적 연결을 위한 종래의 금속 배선 형성 공정은 소정부위의 하부 금속 배선이 노출되는 비아홀을 형성한 다음, 전체구조 상부에 스퍼터 장비를 이용하여 확산 방지용 금속층으로 티타늄막과 티타늄나이트라이드막을 형성한 다음, 전체구조 상부에 알루미늄 합금이나 텅스텐막 등의 금속막을 증착하는 과정으로 이루어진다.
그러나, 반도체 소자가 고집적화되어감에 따라 비아홀 사이즈(Via HoLE Size)가 감소하고 에스펙트 비(Aspect Ratio)가 증가하게 되어 점차 단차 피복성(Srep Coverage)이 나빠지게 됨에 따라 알루미늄 합금이나 텅스텐막과 같은 금속막이 상기 비아홀에 완전히 매립되지 않고 금속배선의 단선이 발생하게 되어 소자의 신뢰성을 저하시키는 등의 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 열악한 단차 피복성을 보상하여 금속막의 단선에 의한 소자의 신뢰성이 저하 되는 것을 방지할 수 있는 반도체 장치의 금속배선 형성방법을 제공하는데 그 목적이 있다.
제1a 및 제1b는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체 기판20 : 하부 금속배선
30 : 산화막40, 60, 70 : 티타늄막
50, 90 : 티타늄나이트라이드막80 : 상부 금속배선
상기 목적을 달성하기 위하여 본 발명은 하부 금속배선이 기형성된 반도체 기판상의 층간절연막을 선택식각하여 소정부위의 하부 금속배선이 노출되는 비아홀을 형성하는 단계; 전체구조 상부에 제1 접합층을 형성하는단계; 상기 제1 접합층 상부에 상기 비아홀에 충분히 매립될 만큼의 플러그용 금속막을 형성하는 단계; 상기 제1 접합층이 노출될때까지 상기 플러그용 금속막을 전면 에치백하는 단계; 전체구조 상부에 제2 접합층을 형성하는 단계; 및 상기 제2 접합층 상부에 상부 금속 배선용 금속막 및 비반사층을 차례로 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1A 및 도 1B는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정 단면도이다.
먼저, 도 1A에 도시된 바와 같이 하부 금속배선(20)이 기형성된 반도체 기판(10) 상부에 층간절연막으로 산화막(30)을 형성하고, 비아홀 마스크를 사용하여 상기 산화막(30)을 선택식각하여 소정부위의 금속배선(20)이 노출되는 비아홀을 형성한 후, 상기 비아홀 형성 공정까지 진행된 웨이퍼를 화학 기상 증착(Chemical Vapor Deposition) 장비에 삽입하고, 상기 화학 기상 증착 장비내의 온도를 약 350℃ 이상으로, 압력을 약 1Torr 이상으로 하여 수소(H2) 가스 분위기에 TiCl4가스를 소오스로하여 전체구조 상부에 제1 티타늄막(40)을 약 50Å 정도의 두께로 형성하고, 상기 화학 기상 증착 장비를 퍼지(Purge)시킨 다음, 상기 화학 기상 증착 장비내의 온도를 약 350℃ 이상으로, 압력을 약 1Torr 이상으로 한 후 장비내에 질소(N2)가스, 헬륨(He) 가스, 아르곤(Ar) 가스 및 수소(H2)가스 중에 한가지 또는 두가지 이상의 가스를 플로우(Flow)시켜 상기 제1 티타늄막(40) 형성공정까지 진행된 웨이퍼를 약 1분 이상 열처리(Anneal) 한다.
이어서, 상기 화학 기상 증착 장비를 퍼지(Purge)시키고, 상기 화학 기상 증착 장비내의 온도를 약 350℃ 이상으로, 압력을 약 1Torr 이상으로하여 NH3가스 분위기에서 TiCl4가스를 소오스로하여 상기 제1 티타늄막(40) 상부에 약 150Å 정도의 티타늄나이트라이드막(50)을 형성한 후, 상기 장비를 퍼지시키고 상기 화학기상 증착 장비내의 온도를 약 350℃ 이상으로, 압력을 약 1Torr 이상으로한 후 장비내에 질소(N2)가스, 헬륨(He) 가스, 아르곤(Ar) 가스 및 수소(H2)가스 중에 한가지 또는 두가지 이상의 가스를 플로우(Flow)시켜 상기 티타늄나이트라이드막(50) 형성공정까지 진행된 웨이퍼를 약 1분 이상 열처리(Anneal) 한다음, 전체구조 상부에 상기 비아홀을 완전히 매립시킬 수 있을 정도의 제2 티타늄막(60)을 증착하고, 열처리한다.
그리고, 도 1B에 도시된 바와 같이 화학적 기계적 연마(Chemical Mechanical Polishing) 공정에 의해 상기 티타늄나이트라이드막(50)이 드러날때까지 상기 제2 티타늄막(60)을 제거하고, 열처리한 후, 상기 화학적 기계적 연마 공정에 의해 거칠어진 티타늄나이트라이드막(50) 및 제2 티타늄막(60) 상부에 약 300℃ 정도의 온도, 약 4mTorr 정도의 압력 및 약 3kw 정도의 전력으로 제3 티타늄막(70)을 증착한다.
이어서, 상기 제3 티타늄막(70) 상부에 약 150℃ 정도의 약 4mTorr 정도의 압력 및 약 8kw 정도의 전력으로 알루미늄 합금(80)을 증착한 다음, 상기 알루미늄 합금(80) 상부에 약 150℃정도의 온도, 약 4mTorr 정도의 압력, 약 6kw 정도의 전력 및 약 40% 정도의 유량을 갖는 N2가스를 사용하여 비반사층인 티타늄나이트라이드막(90)을 스퍼터링 방법에 의해 차례로 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 제1 접합층, 플러그 및 제2 접합층을 사용하여 미세한 크기의 비아홀을 완전히 채운 다음, 이후의 금속배선 형성 공정을 진행함으로써, 비아홀의 열악한 단차 피복성에 의한 금속막의 단락 현상을 방지할 수 있는 소자의 신뢰성을 향상시킬 수 있다.
Claims (14)
- 하부 금속배선이 기형성된 반도체 기판상의 층간절연막을 선택식각하여 소정부위의 하부 금속배선이 노출되는 비아홀을 형성하는 단계;전체구조 상부에 제1 접합층을 형성하는단계;상기 제1 접합층 상부에 상기 비아홀에 충분히 매립될 만큼의 플러그용 금속막을 형성하는 단계;상기 제1 접합층이 노출될때까지 상기 플러그용 금속막을 전면 에치백하는 단계;전체구조 상부에 제2 접합층을 형성하는 단계; 및상기 제2 접합층 상부에 금속 배선용 금속막 및 비반사층을 차례로 형성하는 단계를 포함해서 이루어진 반도체 장치의 금속배선 형성방법.
- 제 1 항에 있어서,상기 제1 접합층은 티타늄막 및 티타늄나이트라이드막이 차례로 적층된 막인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 2항에 있어서,상기 플러그용 금속막은 티타늄막인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 3항에 있어서,상기 제2 접합층은 티타늄막인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 4항에 있어서,상기 상부 금속배선용 금속막을 알루미늄 합금인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 5항에 있어서,상기 비반사층은 티타늄나이트라이드막인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 2항에 있어서,상기 티타늄막 및 티타늄나이트라이드막은 각각 약 50Å, 약 150Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 7항에 있어서,상기 티타늄막은 약 350℃ 이상의 온도, 약 1Torr 이상의 압력, 수소(H2)가스 분위기를 갖는 화학 기상 증착 장비내에서 TiCl4가스를 소오스로 하여 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 8항에 있어서,상기 티타늄나이트라이드막은 약 350℃ 이상의 온도, 약 1Torr 이상의 압력, NH3가스 분위기를 갖는 화학 기상 증착 장비내에서 TiCl4가스를 소오스로 하여 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 8항 또는 제 9항에 있어서,상기 티타늄막 및 티타늄나이트라이드막 형성 공정 이후에 각각 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 8항에 있어서,상기 열처리는 약 350℃의 온도, 약 1Torr 이상의 압력을 갖는 화학 기상 증착 장비내에 질소(N2)가스, 헬륨(He) 가스, 아르곤(Ar) 가스 및 수소(H2)가스 중에 한가지 또는 두가지 이상의 가스를 플로우시켜 약 1분 동안 진행하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 4항에 있어서,상기 제2 접합층인 티타늄막은 약 300℃의 온도, 약 4mTorr의 압력, 약 3kW의 전력을 갖는 스퍼터링 장비내에서 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 5항에 또는 제 12항에 있어서,상기 상부 금속배선용 금속막인 알루미늄 합금은 약 150℃의 온도, 약 4mTorr의 압력, 약 8kW의 전력을 갖는 스퍼터링 장비내에서 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제 13항에 있어서,상기 비반사층인 티타늄나이트라이드막은 약 150℃의 온도, 약 4mTorr의 압력, 약 6kW의 전력을 갖는 스퍼터링 장비내에 약 40% 정도의 유량을 갖는 N2가스를 플로우시키면서 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071390A KR100248800B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체 장치의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071390A KR100248800B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체 장치의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980052402A KR19980052402A (ko) | 1998-09-25 |
| KR100248800B1 true KR100248800B1 (ko) | 2000-03-15 |
Family
ID=19490673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960071390A KR100248800B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체 장치의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248800B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480576B1 (ko) * | 1997-12-15 | 2005-05-16 | 삼성전자주식회사 | 반도체장치의금속배선형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133712A (ja) * | 1998-08-18 | 2000-05-12 | Seiko Epson Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275725A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1996
- 1996-12-24 KR KR1019960071390A patent/KR100248800B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275725A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480576B1 (ko) * | 1997-12-15 | 2005-05-16 | 삼성전자주식회사 | 반도체장치의금속배선형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980052402A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384866B2 (en) | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer | |
| KR100255516B1 (ko) | 반도체 장치의 금속배선 및 그 형성방법 | |
| US6350685B1 (en) | Method for manufacturing semiconductor devices | |
| US6040240A (en) | Method for forming interconnection structure | |
| KR20000057879A (ko) | 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| JPH0869980A (ja) | 半導体装置及びその製造方法 | |
| US20050009339A1 (en) | Method of forming copper wiring in semiconductor device | |
| KR100248800B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100450738B1 (ko) | 알루미늄 금속 배선 형성방법 | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6699789B2 (en) | Metallization process to reduce stress between Al-Cu layer and titanium nitride layer | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100431325B1 (ko) | 적층된 에스아이엔을 이용한 구리확산방지막 형성방법 | |
| KR100564426B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| KR980011861A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990006061A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100373364B1 (ko) | 금속배선 형성방법 | |
| KR0140639B1 (ko) | 구리실리사이드 형성방법 | |
| KR100247643B1 (ko) | 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141215 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |