JP2000260769A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000260769A
JP2000260769A JP11064593A JP6459399A JP2000260769A JP 2000260769 A JP2000260769 A JP 2000260769A JP 11064593 A JP11064593 A JP 11064593A JP 6459399 A JP6459399 A JP 6459399A JP 2000260769 A JP2000260769 A JP 2000260769A
Authority
JP
Japan
Prior art keywords
wiring
barrier
forming
selectively
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11064593A
Other languages
English (en)
Other versions
JP3519632B2 (ja
Inventor
Kazuyuki Azuma
和幸 東
Noriaki Matsunaga
範昭 松永
Akihiro Kajita
明広 梶田
Hiroshi Toyoda
啓 豊田
Tetsuro Matsuda
哲朗 松田
Hisafumi Kaneko
尚史 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06459399A priority Critical patent/JP3519632B2/ja
Priority to TW089103038A priority patent/TW451266B/zh
Priority to KR1020000011978A priority patent/KR100362986B1/ko
Priority to US09/522,595 priority patent/US6342444B1/en
Publication of JP2000260769A publication Critical patent/JP2000260769A/ja
Application granted granted Critical
Publication of JP3519632B2 publication Critical patent/JP3519632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/02—Retaining or protecting walls
    • E02D29/0258—Retaining or protecting walls characterised by constructional features
    • E02D29/0266—Retaining or protecting walls characterised by constructional features made up of preformed elements
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D31/00—Protective arrangements for foundations or foundation structures; Ground foundation measures for protecting the soil or the subsoil water, e.g. preventing or counteracting oil pollution
    • E02D31/02—Protective arrangements for foundations or foundation structures; Ground foundation measures for protecting the soil or the subsoil water, e.g. preventing or counteracting oil pollution against ground humidity or ground water
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2300/00—Materials
    • E02D2300/0004—Synthetics
    • E02D2300/0006—Plastics
    • E02D2300/0009—PE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Paleontology (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Hydrology & Water Resources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】バリア性及び均一性よく配線間容量及び配線抵
抗を低減させる配線を形成する。 【解決手段】絶縁膜１上に選択的にエッチングマスクと
してＳｉ金属層２を形成し、絶縁膜１をＳｉ金属層２を
用いて選択的に除去して溝パターン４を形成し、Ｓｉ金
属層２を残存させたまま溝パターン内にＣｕ金属層６を
形成し、Ｓｉ金属層２とＣｕ金属層６上に、窒素雰囲気
中での熱処理によりＣｕとエッチングマスクとで異なる
共晶反応を示すバリア部材としてＴｉ金属層７を形成
し、Ｔｉ金属層７を窒素雰囲気で熱処理することにより
Ｃｕ金属層６上のＴｉ金属層７を選択的に窒化し、Ｓｉ
金属層２上のＴｉ金属層７を選択的に除去してＣｕ金属
層６上に選択的にバリア層としてＴｉＮ膜９を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に形成されるＣｕ配線の耐酸化性、拡散
バリア性の向上に関するものである。
【０００２】
【従来の技術】半導体装置の微細化と高集積化に伴っ
て、これに用いられる金属配線もまた微細化と多層化が
進行している。この微細金属配線材料として従来はＡｌ
合金が用いられてきたが、配線抵抗の増大やエレクトロ
マイグレーション耐性の劣化が問題となってきている。
そこで近年、多層配線材料としてＣｕが注目されてい
る。
【０００３】しかしながら、Ｃｕを用いた配線は、層間
絶縁膜堆積あるいはレジストの剥離等の酸化雰囲気で容
易に酸化されてしまい、また配線表面を適当なバリアメ
タルで被覆しないと、層間絶縁膜中へＣｕが拡散してし
まう。Ｃｕが層間絶縁膜中に拡散すると、ＣｕはＳｉデ
バイスのライフタイムキラーになり、ＭＯＳ素子の特性
を劣化させる。
【０００４】そこで、Ｃｕを用いた配線を実用化するに
当たっては、Ｃｕの拡散及び酸化を防止するために配線
表面を保護膜で覆う方法が提案されている。Ｃｕ配線表
面を覆う方法としては、配線表面及び絶縁膜の全面にｐ
−ＳｉＮを形成するか、あるいは配線表面のみに選択的
にバリア層を成膜する方法が考えられる。
【０００５】しかしながら、表面被覆として用いられる
ｐ−ＳｉＮは比誘電率が大きいため（約７）、また配線
上面のみならず絶縁膜の全面に形成されるため、層間絶
縁膜に低誘電率の材料を用いた場合であっても狭ピッチ
の配線間容量を低減させることができない。
【０００６】一方、選択的にＣｕ上にのみバリア層を形
成する場合には、成膜したバリア層のバリア性や均一性
等の問題が生じる。特に、バリア層が配線表面に対して
ずれて形成される場合には、バリア性が低減する。ま
た、選択的にＣｕ上にのみバリア層を形成するプロセス
では、Ｃｕ配線上にＡｌ等のバリア部材を成膜し、熱処
理により反応層を形成した後、酸等によりＣｕ配線上以
外のＡｌをエッチングし、その後の熱処理によりＣｕ配
線表面にアルミナを形成して拡散バリアとする方法が考
えられる。しかしながら、反応するＡｌ膜が厚い場合は
十分な酸耐性を示すものの、Ｃｕ配線中にもＡｌが拡散
して抵抗を上昇させるという問題があった。また、抵抗
上昇を防止するために反応Ａｌ膜を薄くした場合には、
酸に対する耐性が不十分で、配線以外の部分とのエッチ
ング選択性がとれないという問題があった。
【０００７】
【発明が解決しようとする課題】以上説明したように従
来の半導体装置の製造方法では、Ｃｕ配線の上面を覆う
際にｐ−ＳｉＮを形成するか、あるいは配線上に選択的
にバリア層を成膜する方法が考えられるが、配線間容量
の増大、成膜したバリア層のバリア性や均一性等の問題
があった。
【０００８】本発明は上記課題を解決するためになされ
たもので、その目的とするところは、バリア性及び均一
性よく配線間容量及び配ｖ線抵抗を低減する配線を有す
る半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置の製造方法は、基板上に絶縁膜を形成する工
程と、前記絶縁膜上に選択的にエッチングマスクを形成
する工程と、前記絶縁膜をエッチングマスクを用いて選
択的に除去して溝を形成する工程と、前記エッチングマ
スクを残存させたまま前記溝内にＣｕ配線を形成する工
程と、前記エッチングマスクと前記Ｃｕ配線上にバリア
部材を形成する工程と、前記バリア部材を窒素雰囲気あ
るいは酸素雰囲気中で熱処理することにより前記エッチ
ングマスク材と該バリア部材を共晶反応させるととも
に、前記Ｃｕ配線上の該バリア部材を窒化あるいは酸化
する工程と、前記エッチングマスクと共晶反応した前記
バリア部材を選択的に除去して前記Ｃｕ配線上に選択的
にバリア層を形成する工程とを有することを特徴とす
る。
【００１０】また、本発明の請求項２に係る半導体装置
の製造方法は、基板上に絶縁膜を形成する工程と、前記
絶縁膜上に選択的にエッチングマスクを形成する工程
と、前記絶縁膜をエッチングマスクを用いて選択的に除
去して溝を形成する工程と、前記エッチングマスクを残
存させたまま前記溝内にＣｕ配線を形成する工程と、前
記エッチングマスクと前記Ｃｕ配線上にバリア部材を形
成する工程と、前記バリア部材を熱処理することにより
前記エッチングマスク材と該バリア部材を共晶反応させ
る工程と、前記エッチングマスクと共晶反応した前記バ
リア部材を選択的に除去して前記Ｃｕ配線上に選択的に
前記バリア部材を残存させる工程と、残存させた前記バ
リア部材を窒化あるいは酸化して前記Ｃｕ配線上に選択
的ににバリア層を形成する工程とを有することを特徴と
する。
【００１１】本発明の望ましい形態を以下に示す。
【００１２】（１）バリア部材はＴｉ，ＡｌあるいはＺ
ｒである。
【００１３】（２）エッチングマスクはＳｉである。
【００１４】また、本発明の請求項４に係る半導体装置
の製造方法は、基板上に絶縁膜を形成する工程と、前記
絶縁膜を選択的に除去して溝を形成する工程と、前記溝
内にＣｕ配線を形成する工程と、前記Ｃｕ配線及び前記
絶縁膜上に、Ｃｕよりも酸素との結合力が強く、かつ耐
酸化性及び耐Ｃｕ拡散バリア性の高いバリア材料を形成
する工程と、前記バリア材料を熱処理することにより前
記Ｃｕ配線上にＣｕと前記バリア材料との合金層を形成
する工程と、前記バリア材料を、該バリア材料を含む酸
により処理することにより、前記Ｃｕ配線上以外のバリ
ア材料を選択的に除去する工程と、前記Ｃｕ配線上に残
存した合金層を、Ｃｕを還元させ、かつバリア材料を酸
化させる雰囲気で熱処理することにより、該合金層を選
択的に酸化してバリア層を形成する工程とを有すること
を特徴とする。
【００１５】本発明の望ましい形態を以下に示す。
【００１６】（１）バリア材料の主構成元素は、Ａｌ，
Ｂｅ，Ｃｒ，Ｍｇ，Ｔａ，Ｎｂ，Ｔｉ，Ｚｒ，Ｖ，Ｓ
ｎ，Ｗ，Ｃｏである。
【００１７】（作用）本発明では、溝を形成する際に用
いられるエッチングマスクをＣｕ配線形成時に残存させ
る。そして、溝にＣｕ配線を形成し、さらにこのＣｕ配
線とエッチングマスク上に、熱処理により異なる共晶反
応を示すバリア部材を形成する。そして、酸素雰囲気あ
るいは窒素雰囲気でバリア部材を熱処理することによ
り、Ｃｕ配線とエッチングマスクとで異なる共晶反応を
示し、Ｃｕ上のバリア部材を選択的に窒化あるいは酸化
することができる。従って、このＣｕ配線上にのみバリ
ア部材を選択的に形成することができる。従って、従来
のようにバリア部材をＣｕ配線のみならず絶縁膜上にも
全面に形成する場合に比較して配線間容量を低減するこ
とができる。また、このバリア部材形成のプロセスは自
己整合的に行うことができるため、バリア性の良好なバ
リア層を形成することができる。さらに、Ｃｕ配線上以
外のバリア部材の選択的除去も容易となり、その際のデ
ィッシング等も低減できるため、均一性が良好で、配線
抵抗の低減を防止したバリア層の形成が可能となる。
【００１８】また、別の本発明では、Ｃｕ配線を形成し
た後、Ｃｕよりも酸素との結合力が強く、かつ耐酸化性
及び耐Ｃｕ拡散バリア性の高いバリア材料を形成し、熱
処理によりＣｕ配線上に合金層を形成する。そして、バ
リア材料を、該バリア材料を含む酸により処理すること
により、Ｃｕ配線上以外のバリア材料を選択的に除去す
る。この際、バリア材料の選択的除去として、上記のよ
うにバリア材料を含む酸により処理する。これにより、
バリア層を自己整合的に形成できるのみならず、Ｃｕ配
線上とそれ以外の部分とのエッチング選択性を向上させ
ることができる。すなわち、酸中に含まれるバリア材料
の存在により、反応層と未反応層とで電極電位の差が生
じ、これによりエッチング選択性が向上する。従って、
バリア材料の厚さを厚くしてエッチング選択性を確保す
る必要なく、薄いバリア層で済む。また、配線以外の部
分とのエッチング選択性を確保しながら、バリア材料の
拡散を低減し、抵抗上昇を防止することができる。ま
た、エッチング選択性を確保できるため、高いバリア性
を保持することができる。
【００１９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
【００２０】（第１実施形態）図１及び図２は本発明の
第１実施形態に係る半導体装置の製造方法の工程断面図
である。
【００２１】まず、図１（ａ）に示すように絶縁膜１上
にエッチングマスクとしてＳｉ金属層２をスパッタリン
グ法等で成膜した後、このＳｉ金属層２上にレジスト３
を塗布し、このレジスト３を光露光法などによりパター
ニングしてレジストパターンを形成する。そして、この
レジストパターンをマスクにＲＩＥ法などを用いてＳｉ
金属層２に溝パターン４を加工する。その後レジスト３
をアッシング法等により除去し、図１（ｂ）に示すよう
にＳｉ金属層２の削れにくい条件で絶縁膜１をＲＩＥ法
などで加工する。
【００２２】次に、図１（ｃ）に示すようにライナー材
としてＴｉＮ金属層５をスパッタリング法やＣＶＤ法で
形成した後、Ｃｕ金属層６をスパッタリング法、ＣＶＤ
法あるいはメッキ法等を用いて堆積させる。その後図１
（ｄ）に示すように溝部分以外のＣｕやＴｉＮをＣＭＰ
法などを用いて除去する。
【００２３】次に、図２（ｅ）に示すように、Ｓｉ金属
層２及びＣｕ金属層６の表面にＴｉ金属層７をスパッタ
リング法などで堆積させる。ここで、Ｔｉは、酸素雰囲
気あるいは窒素雰囲気中での熱処理により、Ｓｉ金属層
２とＣｕ金属層６とで異なる共晶反応を示す物質であ
る。次いで、窒素雰囲気中で熱処理を行うことで、Ｓｉ
金属層２とＣｕ金属層６とで異なる共晶反応を示す。具
体的には、図２（ｆ）に示すようにＳｉ金属層２上のＴ
ｉはＳｉと合金反応をおこしＴｉＳｉ合金層８が形成さ
れ、Ｃｕ金属層６上のＴｉは窒化され、Ｃｕの拡散防止
層として有効なＴｉＮ膜９が形成される。最後に、図２
（ｇ）に示すようにＴｉＳｉ合金層８をＣＤＥ法などを
用いて選択的に除去する事により、Ｃｕ金属層６上にの
みＣｕ拡散防止層としてＴｉＮ膜９を自己整合的に形成
することができる。
【００２４】ここで、Ｃｕのライナー材であるＴｉＮ金
属層５はＴａＮ，ＷＮ，ＷＳｉなどでもよく、Ｔｉ金属
層７はＣｕ中に拡散しにくい材料で、熱処理により容易
にＳｉ金属層２と共晶反応をおこす材料がよく、Ｚｒ，
Ｂｅ，Ｃｒ，Ｍｇ，Ｔａ，Ｎｂ，Ｔｉ，Ｖ，Ｓｎ，Ｗ，
Ｃｏなどでもよい。
【００２５】このように本実施形態では、Ｃｕ金属層６
上にのみバリア層であるＴｉＮ膜９を選択的に形成でき
るため、従来のようにバリア層をＣｕ配線のみならず絶
縁膜上にも全面に形成する場合に比較して、配線間容量
を低減することができる。また、このＴｉＮ膜９形成の
プロセスは自己整合的に行うことができるため、バリア
性の良好なバリア層を形成することができる。また、Ｃ
ｕ金属層６上以外のバリア部材の選択的除去も容易とな
り、その際のディッシング等も低減できるため、均一性
が良好で、配線抵抗の低減を防止したＴｉＮ膜９の形成
が可能となる。
【００２６】（第２実施形態）図３は本発明の第２実施
形態に係る半導体装置の製造方法の工程断面図である。
本実施形態に係る製造方法において、第１実施形態と共
通する部分には同一の符号を付し、また共通する図面及
び詳細な説明は省略する。
【００２７】本実施形態では、第１実施形態の図１
（ａ）〜（ｅ）に示す工程は第１実施形態と同様に製造
する。その後真空中で熱処理を行うと、図３（ｆ）に示
すようにＳｉ金属層上のＴｉはＳｉと合金反応をおこし
ＴｉＳｉ合金層８が形成され、Ｃｕ上のＴｉは反応せず
に残る。次に図３（ｇ）に示すようにＴｉＳｉ合金層８
をＣＤＥ法などを用いて除去する事で、Ｃｕ金属層６上
にのみＴｉ金属層７を残す事ができる。その後窒素雰囲
気中で熱処理することにより、図３（ｈ）に示すように
Ｃｕの拡散防止層として有効なＴｉＮ膜９が形成され
る。なお、酸素雰囲気中で熱処理することでＴｉＯ膜を
形成してもよい。
【００２８】このように本実施形態によれば、第１実施
形態と同様の効果を奏するとともに、第１実施形態より
もさらにエッチング選択性の高いバリア層の形成が可能
となる。ここで、Ｃｕのライナー材として用いられるＴ
ｉＮ金属層５はＴａＮ，ＷＮなどでもよく、Ｔｉ金属層
７はＣｕ中に拡散しにくい材料で、熱処理により容易に
Ｓｉ金属層２と共晶反応をおこす材料がよく、Ａｌ，Ｚ
ｒなどでもよい。
【００２９】（第３実施形態）図４及び図５は本発明の
第３実施形態に係る半導体装置の製造方法の工程断面図
である。
【００３０】まず、図４（ａ）に示すように、Ｓｉ基板
４１上に熱酸化膜４２を１００ｎｍ形成した後、ｐ−Ｓ
ｉＮ膜４３を３０ｎｍ堆積し、さらにＣＶＤ酸化膜４４
を４００ｎｍ堆積する。次いで、通常のＰＥＰ及び酸化
膜エッチングにより絶縁膜４４中に深さ４００ｎｍの配
線パターン溝を形成する。このパターンはＬ／Ｓ＝０．
４／０．４μｍ、長さ１．５ｍｍの配線が電極パッドに
接続されたものである。この配線パターン溝上に、スパ
ッタリング法により図示しない２０ｎｍのＴａＮ膜４５
及び８００ｎｍのＣｕ金属層４６を堆積し、４５０℃真
空中熱処理により溝内にＣｕ金属層４６を埋め込み、Ｃ
ＭＰ処理を施してＣｕ配線を形成する。
【００３１】次に、図４（ｂ）に示すように、バリア材
料として、Ｃｕ金属層４６及びＣＶＤ酸化膜４４上の全
面にスパッタリング法によりＡｌ膜４７を５ｎｍ形成す
る。このバリア材料であるＡｌは、Ｃｕよりも酸素との
結合力が強く、かつ耐酸化性及び耐Ｃｕ拡散バリア性の
高い材料である。
【００３２】そして、このＡｌ膜４７を大気中１５０℃
で１時間熱処理を施す。この熱処理により、図４（ｃ）
に示すようにＣｕ金属層４６上のＡｌ膜４７は反応によ
りＣｕＡｌx層４８を形成する。次に、図５（ｄ）に示
すように、Ｃｕ金属層４６上以外のＡｌ膜４７を除去す
るため、濃リン酸中に半導体装置を浸す。この際、濃リ
ン酸中にはＡｌイオンが０．１ｍｏｌ／ｌになるように
あらかじめバリア材料として用いられたＡｌを溶解して
ある。
【００３３】なお、このように酸中にＡｌイオンを含有
させる方法としては、上記のようにＡｌ膜を溶解してお
く方法以外にも、同時に過剰なＡｌ膜をエッチングする
こと等によってもよく、上記方法と同様の効果を奏す
る。このようにＡｌイオンを含有することにより、反応
層であるＣｕＡｌx層４８と、未反応層であるＡｌ膜４
７とで電極電位の差が生じ、これによりエッチング選択
性が向上する。従って、Ｃｕ金属層４６上のＣｕＡｌx
層４８を損なうことなく、Ｃｕ金属層４６上以外のＡｌ
膜４７を完全に除去することが可能となる。
【００３４】この後、窒素と水素の混合雰囲気中で４５
０℃、２時間のアニールを施す。これにより、図５
（ｅ）に示すように、ＣｕＡｌx層４８中のＡｌが選択
的に酸化されてＡｌＯx層４９がＣｕ金属層４６表面に
形成される。雰囲気中に水素を含有しなくても、純窒
素、純アルゴン等、非酸化雰囲気であれば同様の効果が
得られる。
【００３５】酸化耐性を調べるため、この半導体装置を
３００℃１時間オーブン中で熱処理したところ、Ｃｕ配
線の抵抗上昇は確認されず、良好な酸化耐性を示した。
【００３６】これに対して濃リン酸をそのまま、すなわ
ちＡｌイオンを含有させずに用いた場合、窒素と水素の
混合雰囲気中でアニールした後のオーブン試験により２
０％の抵抗上昇が観測された。これは、Ｃｕ配線上のＣ
ｕＡｌx層もエッチングされたため、酸化防止層として
のＡｌＯx層が十分に形成されなかったことによる。
【００３７】また、Ａｌ膜４７を厚く形成することによ
り、ＣｕＡｌx層４８を厚く形成して酸耐性を向上させ
ることも可能であるが、その場合はＣｕ配線中に拡散す
るＡｌ量が過剰となり、窒素と水素の混合雰囲気中のア
ニールによっても選択酸化が十分に進まず、Ｃｕ配線の
抵抗を上昇させてしまう。従ってＡｌ膜４７はエッチン
グ選択性が確保できる範囲で薄く形成することが望まし
い。
【００３８】このように本実施形態によれば、バリア材
料であるＡｌ膜４７の選択的除去として、バリア材料で
あるＡｌを含む酸により処理することにより、バリア層
をＣｕ配線上に自己整合的に形成できるのみならず、Ｃ
ｕ配線上とそれ以外の部分とのエッチング選択性を向上
させることができる。従って、バリア材料の厚さを厚く
してエッチング選択性を確保する必要なく、薄いバリア
材料で済む。また、配線以外の部分とのエッチング選択
性を確保しながら、バリア材料の拡散を低減し、抵抗上
昇を防止することができ、かつ高いバリア性を保持する
ことができる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、エ
ッチングマスクを残存させたまま酸素雰囲気或いは窒素
雰囲気で熱処理することにより、Ｃｕ配線上にのみ選択
的にバリア層を形成することができる。従って、配線間
容量を低減することができ、かつバリア性及び均一性の
良好なバリア層を形成することができ、さらに配線抵抗
の上昇を防止することができる。
【００４０】また、別の本発明では、バリア部材を該バ
リア部材を含む酸により処理することにより、バリア材
料のエッチング選択性を向上させることができる。これ
により、配線間容量を低減することができるとともに、
配線以外の部分とのエッチング選択性を確保しながら、
バリア部材の拡散を低減し、抵抗上昇を防止することが
できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の製造
方法の工程断面図。
【図２】同実施形態に係る半導体装置の製造方法の工程
断面図。
【図３】本発明の第２実施形態に係る半導体装置の製造
方法の工程断面図。
【図４】本発明の第３実施形態に係る半導体装置の製造
方法の工程断面図。
【図５】同実施形態に係る半導体装置の製造方法の工程
断面図。
【符号の説明】
１…絶縁膜 ２…Ｓｉ金属層 ３…レジスト ４…溝パターン ５…ＴｉＮ金属層 ６，４６…Ｃｕ金属層 ７…Ｔｉ金属層 ８…ＴｉＳｉ合金層 ９…ＴｉＮ膜 ４１…Ｓｉ基板 ４２…熱酸化膜 ４３…ｐ−ＳｉＮ膜 ４４…ＣＶＤ酸化膜 ４５…ＴａＮ膜 ４７…Ａｌ膜 ４８…ＣｕＡｌx層 ４９…ＡｌＯx膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶田 明広 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 豊田 啓 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 松田 哲朗 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 金子 尚史 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 4M104 BB04 BB14 BB17 BB18 BB25 BB30 BB32 BB33 DD37 DD43 DD51 DD65 DD78 DD89 EE17 FF13 FF18 HH15 HH20 5F033 HH07 HH08 HH11 HH12 HH15 HH17 HH18 HH19 HH21 HH28 HH32 HH33 HH34 HH35 MM01 MM05 MM12 MM13 PP06 PP15 PP26 QQ08 QQ09 QQ11 QQ12 QQ19 QQ27 QQ35 QQ48 QQ70 QQ73 QQ76 QQ78 QQ89 QQ90 RR04 RR06 SS15 SS25 SS27 TT02 XX09 XX20 XX24

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板上に絶縁膜を形成する工程と、 前記絶縁膜上に選択的にエッチングマスクを形成する工
    程と、 前記絶縁膜をエッチングマスクを用いて選択的に除去し
    て溝を形成する工程と、 前記エッチングマスクを残存させたまま前記溝内にＣｕ
    配線を形成する工程と、 前記エッチングマスクと前記Ｃｕ配線上にバリア部材を
    形成する工程と、 前記バリア部材を窒素雰囲気あるいは酸素雰囲気中で熱
    処理することにより前記エッチングマスク材と該バリア
    部材を共晶反応させるとともに、前記Ｃｕ配線上の該バ
    リア部材を窒化あるいは酸化する工程と、 前記エッチングマスクと共晶反応した前記バリア部材を
    選択的に除去して前記Ｃｕ配線上に選択的にバリア層を
    形成する工程とを有することを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 基板上に絶縁膜を形成する工程と、 前記絶縁膜上に選択的にエッチングマスクを形成する工
    程と、 前記絶縁膜をエッチングマスクを用いて選択的に除去し
    て溝を形成する工程と、 前記エッチングマスクを残存させたまま前記溝内にＣｕ
    配線を形成する工程と、 前記エッチングマスクと前記Ｃｕ配線上にバリア部材を
    形成する工程と、 前記バリア部材を熱処理することにより前記エッチング
    マスク材と該バリア部材を共晶反応させる工程と、 前記エッチングマスクと共晶反応した前記バリア部材を
    選択的に除去して前記Ｃｕ配線上に選択的に前記バリア
    部材を残存させる工程と、 残存させた前記バリア部材を窒化あるいは酸化して前記
    Ｃｕ配線上に選択的ににバリア層を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記バリア部材はＴｉ，ＡｌあるいはＺ
    ｒであることを特徴とする請求項１又は２に記載の半導
    体装置の製造方法。
  4. 【請求項４】 基板上に絶縁膜を形成する工程と、 前記絶縁膜を選択的に除去して溝を形成する工程と、 前記溝内にＣｕ配線を形成する工程と、 前記Ｃｕ配線及び前記絶縁膜上に、Ｃｕよりも酸素との
    結合力が強く、かつ耐酸化性及び耐Ｃｕ拡散バリア性の
    高いバリア材料を形成する工程と、 前記バリア材料を熱処理することにより前記Ｃｕ配線上
    にＣｕと前記バリア材料との合金層を形成する工程と、 前記バリア材料を、該バリア材料を含む酸により処理す
    ることにより、前記Ｃｕ配線上以外のバリア材料を選択
    的に除去する工程と、 前記Ｃｕ配線上に残存した合金層を、Ｃｕを還元させ、
    かつバリア材料を酸化させる雰囲気で熱処理することに
    より、該合金層を選択的に酸化してバリア層を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
JP06459399A 1999-03-11 1999-03-11 半導体装置の製造方法 Expired - Fee Related JP3519632B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06459399A JP3519632B2 (ja) 1999-03-11 1999-03-11 半導体装置の製造方法
TW089103038A TW451266B (en) 1999-03-11 2000-02-22 Method of fabricating semiconductor device
KR1020000011978A KR100362986B1 (ko) 1999-03-11 2000-03-10 반도체 장치의 제조 방법
US09/522,595 US6342444B1 (en) 1999-03-11 2000-03-10 Method of forming diffusion barrier for copper interconnects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06459399A JP3519632B2 (ja) 1999-03-11 1999-03-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000260769A true JP2000260769A (ja) 2000-09-22
JP3519632B2 JP3519632B2 (ja) 2004-04-19

Family

ID=13262719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06459399A Expired - Fee Related JP3519632B2 (ja) 1999-03-11 1999-03-11 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6342444B1 (ja)
JP (1) JP3519632B2 (ja)
KR (1) KR100362986B1 (ja)
TW (1) TW451266B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787480B2 (en) * 2001-02-21 2004-09-07 Nec Corporation Manufacturing method of semicondcutor device
JP2006203197A (ja) * 2005-01-18 2006-08-03 Internatl Business Mach Corp <Ibm> １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続
JP2008010453A (ja) * 2006-06-27 2008-01-17 Fujifilm Corp 半導体装置の製造方法
KR100904613B1 (ko) 2002-12-23 2009-06-25 매그나칩 반도체 유한회사 구리 배선의 캐핑층 형성 방법
JP2011035426A (ja) * 2004-11-30 2011-02-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012212899A (ja) * 2005-12-02 2012-11-01 Ulvac Japan Ltd Ｃｕ膜の形成方法
JP2014143225A (ja) * 2013-01-22 2014-08-07 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US9196526B2 (en) 2013-03-18 2015-11-24 Fujitsu Limited Semiconductor device and manufacturing method having copper interconnects with metal film, barrier metal, and metal caps

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6537912B1 (en) 2000-08-25 2003-03-25 Micron Technology Inc. Method of forming an encapsulated conductive pillar
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6620721B1 (en) * 2002-06-04 2003-09-16 United Microelectronics Corp. Method of forming a self-aligning pad
US20040056366A1 (en) * 2002-09-25 2004-03-25 Maiz Jose A. A method of forming surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
KR100487639B1 (ko) * 2002-12-11 2005-05-03 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
US20050139292A1 (en) * 2003-12-31 2005-06-30 Suresh Ramarajan Method and apparatus for minimizing thickness-to-planarity and dishing in CMP
JP2006179599A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 半導体装置およびその製造方法
US8026169B2 (en) * 2006-11-06 2011-09-27 Advanced Micro Devices, Inc. Cu annealing for improved data retention in flash memory devices
US8143157B2 (en) * 2006-11-29 2012-03-27 Nxp B.V. Fabrication of a diffusion barrier cap on copper containing conductive elements
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
US9859219B1 (en) 2017-01-24 2018-01-02 International Business Machines Corporation Copper wiring structures with copper titanium encapsulation
CN111312689B (zh) * 2019-11-28 2022-03-18 上海华力集成电路制造有限公司 集成电路的顶层铜工艺结构及其制造方法
US11804378B2 (en) * 2021-12-31 2023-10-31 International Business Machines Corporation Surface conversion in chemical mechanical polishing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
JPH11204523A (ja) * 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
TW350133B (en) * 1998-02-06 1999-01-11 United Microelectronics Corp Method of formation of on-line in copper
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6100195A (en) * 1998-12-28 2000-08-08 Chartered Semiconductor Manu. Ltd. Passivation of copper interconnect surfaces with a passivating metal layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787480B2 (en) * 2001-02-21 2004-09-07 Nec Corporation Manufacturing method of semicondcutor device
KR100904613B1 (ko) 2002-12-23 2009-06-25 매그나칩 반도체 유한회사 구리 배선의 캐핑층 형성 방법
JP2011035426A (ja) * 2004-11-30 2011-02-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006203197A (ja) * 2005-01-18 2006-08-03 Internatl Business Mach Corp <Ibm> １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続
JP2012212899A (ja) * 2005-12-02 2012-11-01 Ulvac Japan Ltd Ｃｕ膜の形成方法
JP2008010453A (ja) * 2006-06-27 2008-01-17 Fujifilm Corp 半導体装置の製造方法
JP2014143225A (ja) * 2013-01-22 2014-08-07 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US9196526B2 (en) 2013-03-18 2015-11-24 Fujitsu Limited Semiconductor device and manufacturing method having copper interconnects with metal film, barrier metal, and metal caps

Also Published As

Publication number Publication date
TW451266B (en) 2001-08-21
JP3519632B2 (ja) 2004-04-19
KR100362986B1 (ko) 2002-11-29
KR20000076808A (ko) 2000-12-26
US6342444B1 (en) 2002-01-29

Similar Documents

Publication Publication Date Title
JP3519632B2 (ja) 半導体装置の製造方法
JP2915828B2 (ja) 半導体の配線構造およびその製造方法
US7329607B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US20070145591A1 (en) Semiconductor device and manufacturing method therof
JP2000049116A (ja) 半導体装置及びその製造方法
JPS61142739A (ja) 半導体装置の製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPH0427163A (ja) 半導体装置およびその製造方法
JP2008147467A (ja) 半導体装置および半導体装置の製造方法
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
JPH06204218A (ja) 半導体装置の製造方法
US20040099949A1 (en) Semiconductor device and fabrication method thereof
JPH11283981A (ja) 半導体装置およびその製造方法
JP3120471B2 (ja) 半導体装置の製造方法
JP3303400B2 (ja) 半導体装置の製造方法
JP2003309082A (ja) 半導体装置の構造
JP3321896B2 (ja) Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置
JP3510943B2 (ja) 半導体装置の製造方法
JP4152164B2 (ja) 半導体装置の製造方法
JPH05308057A (ja) 半導体装置の製造方法
JPH09289211A (ja) 半導体装置およびその製造方法
JPS62248238A (ja) 半導体装置の製造方法
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
JP2001257209A (ja) 配線膜の形成方法及び配線構造
JPH03165038A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees