CN111312689B - 集成电路的顶层铜工艺结构及其制造方法 - Google Patents

集成电路的顶层铜工艺结构及其制造方法 Download PDF

Info

Publication number
CN111312689B
CN111312689B CN201911192523.XA CN201911192523A CN111312689B CN 111312689 B CN111312689 B CN 111312689B CN 201911192523 A CN201911192523 A CN 201911192523A CN 111312689 B CN111312689 B CN 111312689B
Authority
CN
China
Prior art keywords
layer
copper
interlayer film
integrated circuit
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911192523.XA
Other languages
English (en)
Other versions
CN111312689A (zh
Inventor
陈东华
张富伟
袁智琦
王莎莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911192523.XA priority Critical patent/CN111312689B/zh
Publication of CN111312689A publication Critical patent/CN111312689A/zh
Application granted granted Critical
Publication of CN111312689B publication Critical patent/CN111312689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

本发明公开了一种集成电路的顶层铜工艺结构，顶层铜通过大马士革工艺形成于顶层层间膜中。顶层铜和顶层层间膜的表面依次形成有掺碳氮化硅层和阻障层，阻障层的防水性大于掺碳氮化硅层的防水性。在阻障层的表面形成有顶部结构，顶部结构中包括采用SiH4基反应气体形成的第一氧化层或第一氮化层。阻障层位于顶部结构的底部作为防止第一氧化层或第一氮化层中的活性氢和水汽扩散到顶层层间膜及以下的前层结构中的阻挡结构。本发明还公开了一种集成电路的顶层铜工艺结构的制造方法。本发明能防止活性氢和水汽扩散到顶层层间膜及以下的前层结构中，从而能提高产品器件的电性、良率和可靠性。

Description

集成电路的顶层铜工艺结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种集成电路的顶层铜工艺结构。本发明还涉及一种集成电路的顶层铜工艺结构的制造方法。
背景技术
现有工艺中，顶层铜通常采用大马士革工艺形成在顶层层间膜中，在顶层铜的表面还形成有掺碳氮化硅(NDC)层，NDC层能防止产生铜扩散。顶层铜工艺结构形成后还包括形成后续包括了钝化层(passivation layer)的顶部结构，如会形成比较厚的PEOXIDE层或者SiN,PEOXIDE表示采用等离子体增强化学气相沉积(PECVD)工艺形成的氧化层(OXIDE)，这些基本是SiH4基反应气体，会带来大量的活性氢，这些氢随着后面的高温制程会不断的向下扩散，在各个膜界面形成不稳定的Si-H键以及Si的悬挂键。
由上可知，现有技术中，具有大量活性氢的顶部结构和底部的顶层铜以及顶层层间膜之间仅隔离有NDC层，NDC层虽然能实现防止铜扩散，但是NDC表面态不稳定含碳，致密性和防水性并不是很好，这样容易导致水汽扩散到下层的顶层层间膜中，甚至更前层的层间膜中,这些最终都会影响到电性、良率和可靠性，特别是随着MOS管尺寸的减小影响可能更为明显。
发明内容
本发明所要解决的技术问题是提供一种集成电路的顶层铜工艺结构，能防止活性氢和水汽扩散到顶层层间膜及以下的前层结构中，从而能提高产品器件的电性、良率和可靠性。为此，本发明还提供一种集成电路的顶层铜工艺结构的制造方法。
为解决上述技术问题，本发明提供的集成电路的顶层铜工艺结构中的顶层铜通过大马士革工艺形成于顶层层间膜中。
所述顶层铜和所述顶层层间膜的表面依次形成有掺碳氮化硅层和阻障层，所述阻障层的致密性和防水性大于所述掺碳氮化硅层的致密性和防水性。
在所述阻障层的表面形成有顶部结构，所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层或第一氮化层，所述第一氧化层或所述第一氮化层中形成有由SiH4基反应气体带来的活性氢。
所述阻障层位于所述顶部结构的底部作为防止所述第一氧化层或所述第一氮化层中的活性氢和水汽扩散到所述顶层层间膜及以下的前层结构中的阻挡结构。
进一步的改进是，所述阻障层的材料包括TiN和HfO2的叠加层。
进一步的改进是，所述顶层铜和所述顶层层间膜以下的前层结构包括：
形成于晶圆上的集成电路的器件结构。
位于所述晶圆表面和所述顶层铜之间的多层铜层和多层层间膜。
进一步的改进是，所述第一氧化层采用PECVD工艺形成。
进一步的改进是，所述第一氮化层形成在所述第一氧化层的表面，所述第一氮化层作为钝化层。
进一步的改进是，所述第一氧化层中形成有铝通孔。
进一步的改进是，所述顶层层间膜和底部的多层所述层间膜都包括低K介质层。
进一步的改进是，所述低K介质层的材料包括BD或BDⅡ。BD是由C,H,O,Si等元素组成的介质材料，K值为2.5～3.3。BDⅡ是BD改了的改进版本。
为解决上述技术问题，本发明提供的集成电路的顶层铜工艺结构的制造方法包括如下步骤：
步骤一、完成顶层铜之前的工艺，之后采用大马士革工艺在顶层层间膜中形成所述顶层铜；所述顶层铜之前的工艺用于形成所述顶层铜和所述顶层层间膜以下的前层结构。
步骤二、在所述顶层铜和所述顶层层间膜的表面依次形成掺碳氮化硅层和阻障层，所述阻障层的致密性和防水性大于所述掺碳氮化硅层的致密性和防水性。
步骤三、在所述阻障层表面上形成顶部结构；所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层或第一氮化层，所述第一氧化层或所述第一氮化层中形成有由SiH4基反应气体带来的活性氢。
所述阻障层位于所述顶部结构的底部作为防止所述第一氧化层或所述第一氮化层中的活性氢和水汽扩散到所述顶层层间膜及以下的前层结构中的阻挡结构。
进一步的改进是，所述阻障层的材料包括TiN和HfO2的叠加层。
进一步的改进是，所述顶层铜和所述顶层层间膜以下的前层结构包括：
形成于晶圆上的集成电路的器件结构。
位于所述晶圆表面和所述顶层铜之间的多层铜层和多层层间膜。
进一步的改进是，所述第一氧化层采用PECVD工艺形成。
进一步的改进是，所述第一氮化层形成在所述第一氧化层的表面，所述第一氮化层作为钝化层。
进一步的改进是，所述第一氧化层中形成有铝通孔。
进一步的改进是，所述顶层层间膜和底部的多层所述层间膜都包括低K介质层；所述低K介质层的材料包括BD或BDⅡ。
本发明通过在顶层铜的掺碳氮化硅层的表面再设置防水性较好的阻障层，能防止顶层铜之上的顶部结构中的活性氢和水汽扩散到顶层层间膜及以下的前层结构中，从而能提高产品器件的电性、良率和可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例集成电路的顶层铜工艺结构的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例集成电路的顶层铜2工艺结构的器件结构示意图；本发明实施例集成电路的顶层铜2工艺结构中的顶层铜2通过大马士革工艺形成于顶层层间膜3中。
在所述顶层铜2的底部还形成有铜通孔2a，通常，所述顶层铜2和所述铜通孔2a采用双大马士革工艺同时形成在所述顶层层间膜3中。
所述顶层铜2和所述顶层层间膜3的表面依次形成有掺碳氮化硅层4和阻障层5，所述阻障层5的致密性和防水性大于所述掺碳氮化硅层4的致密性和防水性。
所述阻障层5的材料包括TiN和HfO2的叠加层。
在所述阻障层5的表面形成有顶部结构，所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层6或第一氮化层7，所述第一氧化层6或所述第一氮化层7中形成有由SiH4基反应气体带来的活性氢。
所述阻障层5位于所述顶部结构的底部作为防止所述第一氧化层6或所述第一氮化层7中的活性氢和水汽扩散到所述顶层层间膜3及以下的前层结构1中的阻挡结构。
所述顶层铜2和所述顶层层间膜3以下的前层结构1包括：
形成于晶圆上的集成电路的器件结构。
位于所述晶圆表面和所述顶层铜2之间的多层铜层和多层层间膜。所述顶层层间膜3和底部的多层所述层间膜都包括低K介质层。所述低K介质层的材料包括BD或BDⅡ。各层铜层之间都通过铜通孔连接，各层铜层或铜通孔采用大马士革工艺形成在对应的层间膜中。
所述第一氧化层6采用PECVD工艺形成。所述第一氧化层6中形成有铝通孔。
所述第一氮化层7形成在所述第一氧化层6的表面，所述第一氮化层7作为钝化层。
本发明实施例通过在顶层铜2的掺碳氮化硅层4的表面再设置防水性较好的阻障层5，能防止顶层铜2之上的顶部结构中的活性氢和水汽扩散到顶层层间膜3及以下的前层结构1中，从而能提高产品器件的电性、良率和可靠性。
本发明实施例集成电路的顶层铜2工艺结构的制造方法包括如下步骤：
步骤一、完成顶层铜2之前的工艺，之后采用大马士革工艺在顶层层间膜3中形成所述顶层铜2。
在所述顶层铜2的底部还形成有铜通孔2a，通常，所述顶层铜2和所述铜通孔2a采用双大马士革工艺同时形成在所述顶层层间膜3中。
所述顶层铜2之前的工艺用于形成所述顶层铜2和所述顶层层间膜3以下的前层结构1。
所述顶层铜2和所述顶层层间膜3以下的前层结构1包括：
形成于晶圆上的集成电路的器件结构。
位于所述晶圆表面和所述顶层铜2之间的多层铜层和多层层间膜。
所述顶层层间膜3和底部的多层所述层间膜都包括低K介质层；所述低K介质层的材料包括BD或BDⅡ。
各层铜层之间都通过铜通孔连接，各层铜层或铜通孔采用大马士革工艺形成在对应的层间膜中。
步骤二、在所述顶层铜2和所述顶层层间膜3的表面依次形成掺碳氮化硅层4和阻障层5，所述阻障层5的致密性和防水性大于所述掺碳氮化硅层4的致密性和防水性。
较佳选择为，所述阻障层5的材料包括TiN和HfO2的叠加层。
步骤三、在所述阻障层5表面上形成顶部结构；所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层6或第一氮化层7，所述第一氧化层6或所述第一氮化层7中形成有由SiH4基反应气体带来的活性氢。
所述第一氧化层6采用PECVD工艺形成。通常，所述第一氧化层6中形成有铝通孔。
所述第一氮化层7形成在所述第一氧化层6的表面，所述第一氮化层7作为钝化层。
所述阻障层5位于所述顶部结构的底部作为防止所述第一氧化层6或所述第一氮化层7中的活性氢和水汽扩散到所述顶层层间膜3及以下的前层结构1中的阻挡结构。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种集成电路的顶层铜工艺结构，其特征在于：顶层铜通过大马士革工艺形成于顶层层间膜中；
所述顶层铜和所述顶层层间膜的表面依次形成有掺碳氮化硅层和阻障层，所述阻障层的致密性和防水性大于所述掺碳氮化硅层的致密性和防水性；
在所述阻障层的表面形成有顶部结构，所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层或第一氮化层，所述第一氧化层或所述第一氮化层中形成有由SiH4基反应气体带来的活性氢；
所述阻障层位于所述顶部结构的底部作为防止所述第一氧化层或所述第一氮化层中的活性氢和水汽扩散到所述顶层层间膜及以下的前层结构中的阻挡结构。
2.如权利要求1所述的集成电路的顶层铜工艺结构，其特征在于：所述阻障层的材料包括TiN和HfO2的叠加层。
3.如权利要求2所述的集成电路的顶层铜工艺结构，其特征在于：所述顶层铜和所述顶层层间膜以下的前层结构包括：
形成于晶圆上的集成电路的器件结构；
位于所述晶圆表面和所述顶层铜之间的多层铜层和多层层间膜。
4.如权利要求3所述的集成电路的顶层铜工艺结构，其特征在于：所述第一氧化层采用PECVD工艺形成。
5.如权利要求4所述的集成电路的顶层铜工艺结构，其特征在于：所述第一氮化层形成在所述第一氧化层的表面，所述第一氮化层作为钝化层。
6.如权利要求4所述的集成电路的顶层铜工艺结构，其特征在于：所述第一氧化层中形成有铝通孔。
7.如权利要求3所述的集成电路的顶层铜工艺结构，其特征在于：所述顶层层间膜和底部的多层所述层间膜都包括低K介质层。
8.如权利要求7所述的集成电路的顶层铜工艺结构，其特征在于：所述低K介质层的材料包括BD或BDⅡ；BD的组成元素包括C，H，O，Si，K值为2.5～3.3，BDⅡ是BD的改进版本。
9.一种集成电路的顶层铜工艺结构的制造方法，其特征在于，包括如下步骤：
步骤一、完成顶层铜之前的工艺，之后采用大马士革工艺在顶层层间膜中形成所述顶层铜；所述顶层铜之前的工艺用于形成所述顶层铜和所述顶层层间膜以下的前层结构；
步骤二、在所述顶层铜和所述顶层层间膜的表面依次形成掺碳氮化硅层和阻障层，所述阻障层的致密性和防水性大于所述掺碳氮化硅层的致密性和防水性；
步骤三、在所述阻障层表面上形成顶部结构；所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层或第一氮化层，所述第一氧化层或所述第一氮化层中形成有由SiH4基反应气体带来的活性氢；
所述阻障层位于所述顶部结构的底部作为防止所述第一氧化层或所述第一氮化层中的活性氢和水汽扩散到所述顶层层间膜及以下的前层结构中的阻挡结构。
10.如权利要求9所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述阻障层的材料包括TiN和HfO2的叠加层。
11.如权利要求10所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述顶层铜和所述顶层层间膜以下的前层结构包括：
形成于晶圆上的集成电路的器件结构；
位于所述晶圆表面和所述顶层铜之间的多层铜层和多层层间膜。
12.如权利要求11所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述第一氧化层采用PECVD工艺形成。
13.如权利要求12所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述第一氮化层形成在所述第一氧化层的表面，所述第一氮化层作为钝化层。
14.如权利要求12所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述第一氧化层中形成有铝通孔。
15.如权利要求11所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述顶层层间膜和底部的多层所述层间膜都包括低K介质层；所述低K介质层的材料包括BD或BDⅡ，BD的组成元素包括C，H，O，Si，K值为2.5～3.3，BDⅡ是BD的改进版本。
CN201911192523.XA 2019-11-28 2019-11-28 集成电路的顶层铜工艺结构及其制造方法 Active CN111312689B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911192523.XA CN111312689B (zh) 2019-11-28 2019-11-28 集成电路的顶层铜工艺结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911192523.XA CN111312689B (zh) 2019-11-28 2019-11-28 集成电路的顶层铜工艺结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111312689A CN111312689A (zh) 2020-06-19
CN111312689B true CN111312689B (zh) 2022-03-18

Family

ID=71161845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192523.XA Active CN111312689B (zh) 2019-11-28 2019-11-28 集成电路的顶层铜工艺结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111312689B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342444B1 (en) * 1999-03-11 2002-01-29 Kabushiki Kaisha Toshiba Method of forming diffusion barrier for copper interconnects
CN101661881A (zh) * 2008-08-29 2010-03-03 上海华虹Nec电子有限公司 采用大马士革工艺制备金属栅极和接触孔的方法
CN102437101A (zh) * 2011-09-09 2012-05-02 上海华力微电子有限公司 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
CN104112734A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 双嵌套铜互连结构及其制作方法
CN104167385A (zh) * 2013-05-16 2014-11-26 中芯国际集成电路制造(上海)有限公司 改善互连工艺中半导体器件可靠性的方法
CN105336712A (zh) * 2014-07-24 2016-02-17 北大方正集团有限公司 一种半导体芯片及其制作方法
CN109148356A (zh) * 2017-06-15 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109994604A (zh) * 2018-12-07 2019-07-09 北京大学 一种基于cmos工艺的氧化物忆阻器及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342444B1 (en) * 1999-03-11 2002-01-29 Kabushiki Kaisha Toshiba Method of forming diffusion barrier for copper interconnects
CN101661881A (zh) * 2008-08-29 2010-03-03 上海华虹Nec电子有限公司 采用大马士革工艺制备金属栅极和接触孔的方法
CN102437101A (zh) * 2011-09-09 2012-05-02 上海华力微电子有限公司 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
CN104112734A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 双嵌套铜互连结构及其制作方法
CN104167385A (zh) * 2013-05-16 2014-11-26 中芯国际集成电路制造(上海)有限公司 改善互连工艺中半导体器件可靠性的方法
CN105336712A (zh) * 2014-07-24 2016-02-17 北大方正集团有限公司 一种半导体芯片及其制作方法
CN109148356A (zh) * 2017-06-15 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109994604A (zh) * 2018-12-07 2019-07-09 北京大学 一种基于cmos工艺的氧化物忆阻器及其制备方法

Also Published As

Publication number Publication date
CN111312689A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
TW424294B (en) Semiconductor integrated circuit device and fabrication process thereof
US7872357B2 (en) Protection for bonding pads and methods of formation
CN101859727B (zh) 内连线结构
US6136697A (en) Void-free and volcano-free tungsten-plug for ULSI interconnection
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
US7629239B2 (en) Method of fabricating a semiconductor device with a dopant region in a lower wire
US7741216B2 (en) Metal line of semiconductor device and method for forming the same
CN111312689B (zh) 集成电路的顶层铜工艺结构及其制造方法
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
KR100680499B1 (ko) 반도체 소자 및 그 제조 방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP5428151B2 (ja) 半導体装置の製造方法
US8742587B1 (en) Metal interconnection structure
US7777336B2 (en) Metal line of semiconductor device and method for forming the same
CN113611656B (zh) 铜镶嵌结构的制作方法
US20230386907A1 (en) Dielectric silicon nitride barrier deposition process for improved metal leakage and adhesion
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN115064513A (zh) 一种半导体结构以及半导体结构的制备方法
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN115346915A (zh) 半导体器件的制造方法
JP2003124209A (ja) ＳｉＣ：Ｈ膜の成膜方法と半導体装置の製造方法
KR101044007B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant