CN109994604A - 一种基于cmos工艺的氧化物忆阻器及其制备方法 - Google Patents

一种基于cmos工艺的氧化物忆阻器及其制备方法 Download PDF

Info

Publication number
CN109994604A
CN109994604A CN201811492161.1A CN201811492161A CN109994604A CN 109994604 A CN109994604 A CN 109994604A CN 201811492161 A CN201811492161 A CN 201811492161A CN 109994604 A CN109994604 A CN 109994604A
Authority
CN
China
Prior art keywords
layer
metal
hole
dielectric layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811492161.1A
Other languages
English (en)
Inventor
王宗巍
蔡一茂
方亦陈
凌尧天
肖韩
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201811492161.1A priority Critical patent/CN109994604A/zh
Publication of CN109994604A publication Critical patent/CN109994604A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出了一种基于CMOS工艺的氧化物忆阻器及其制备方法,属于基于采用传统CMOS后端工艺实现的大规模忆阻器及其阵列集成的制备方法,通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上,同时实现高性能、高可靠存储和电子突触特性的忆阻器阵列芯片。

Description

一种基于CMOS工艺的氧化物忆阻器及其制备方法
技术领域
本发明属于半导体(semiconductor)、人工智能(artificial intelligence)和CMOS混合集成电路技术领域,具体涉及一种兼容现有CMOS工艺并与CMOS集成的忆阻器(memristor)及其制备方法。
背景技术
随着现代社会逐步迈入信息化、智能化的时代,信息处理能力和数据存储能力正在以各种各样的形式推动着现代社会的进步,未来的智能终端和计算平台将不仅强调传统的计算和大数据,更是在有限的功耗和嵌入式的平台中实现海量传感数据和信息的智能化处理,在复杂的数据处理中学习并进化,实现更加快速高效的信息处理、分类和存储。因此计算能力和存储能力是衡量未来信息化终端和平台的重要参数。
在信息存储方面,随着半导体工艺节点的持续推进,特征尺寸不断缩小,传统半导体存储器的尺寸缩小能力已经接近物理极限,集成密度进一步提高面临巨大挑战。此外,在现有的存储架构下,存储器系统由于在处理器和各级存储器间存在运行速度差异,导致数据交换存在“存储墙”的问题,使得存储系统的运行效率受到限制,从而降低了信息传输和存储的性能。与此同时,人工智能和大数据时代来临使得对高性能存储器的需求更加迫切。在人工智能硬件方面,随着人工智能技术的飞速发展,对低功耗、高速度和高并行度的计算资源的需求不断提高,占当前市场主要份额的图形处理器(GPU)由于成本和功耗方面的限制,已经不能完全满足适用于神经网络加速算法的芯片发展的要求。综上基于忆阻效应(阻变效应)的新器件凭借优良的非易失性存储特性和与生物突触特性类似的电学的缓变特征和记忆特性得以实现高性能的存储芯片和智能神经形态芯片,受到了广泛的关注。
以存储为例,新兴忆阻器在信息存储方面凭借在高集成度、低功耗和读写速度等方面的优势使之成为了新一代存储器中的有力竞争者。其在不同外加电压激励下实现高阻态(“0”状态)和低阻态(“1”状态)之间可逆的状态转换,在撤除电压激励后可以保持高阻态和低阻态,从而实现数据的非易失性存储。以仿生电子突触为例,忆阻器电学的缓变特征和记忆特性以及结构特性可以模拟生物神经元相互连接的突触权值存储和连续变化,使其有着在神经形态芯片中应用的巨大潜力。但由于材料的多样性和工艺的兼容性要求,以及阵列性能的要等诸多复杂变量的存在,使得采用现有成熟的CMOS后端工艺实现大规模忆阻器阵列的集成仍面临巨大的挑战。
发明内容
为克服现有忆阻器阵列与CMOS后端工艺集成的问题,本发明提出了一种基于CMOS工艺的氧化物忆阻器及其制备方法,属于基于采用传统CMOS后端工艺实现的大规模忆阻器及其阵列集成的制备方法,通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上,同时实现高性能、高可靠存储和电子突触特性的忆阻器阵列芯片。
为解决上述技术问题,本发明采用的技术方案如下:
一种基于CMOS工艺的氧化物忆阻器,包括位于由CMOS电路层构成的逻辑层上方的上下两层介质层,两介质层之间通过处于同层的金属阻挡层和功能层隔开;下方介质层开有两种通孔,在通孔内填满金属层,金属层与通孔侧壁和底部之间设有金属扩散阻挡层;上方介质层设有与下方介质层的两种通孔竖直正对的两种通孔,其中一种上下正对的通孔之间隔有上述金属阻挡层,构成逻辑孔,另一种上下正对的通孔之间隔有上述功能层,构成阻变孔;上方介质层的两种通孔内填满金属层,在金属层与通孔的侧壁和底部之间设有金属扩散阻挡层。
一种基于CMOS工艺的氧化物忆阻器的制备方法,包括如下步骤:
1)利用化学气相淀积(CVD)的方法,在逻辑层上形成一下方介质层,该逻辑层是主要由半导体场效应管晶体管、多层通孔、金属互联、层间介质层构成的CMOS电路层;
2)利用光刻工艺和反应离子刻蚀的方法,在该下方介质层上形成两种通孔,反应离子刻蚀停止在逻辑层;先利用物理气相淀积(PVD)的方法,生长覆盖通孔侧壁和底部的金属扩散阻挡层,再利用物理气相淀积(PVD)的方法,在通孔内填充金属层,以填满通孔为准,然后进行化学机械抛光(CMP),将表面磨平;
3)利用化学气相淀积(CVD)的方法,制备覆盖下方介质层上表面的金属阻挡层;
4)光刻并刻蚀图形化金属阻挡层,刻蚀停止在其中一种通孔表面,形成窗口,以仅露出该通孔的金属层(即阵列金属互联区域);
5)利用原子层淀积(ALD)、物理气相淀积(PVD)、热氧化(thermal Oxidation)或离子束淀积(IBD)的方法,制备填充该窗口的功能层,该功能层为功能材料薄膜;
6)利用化学气相淀积(CVD)的方法,在金属阻挡层和功能层上制备一上方介质层;
7)利用光刻工艺和反应离子刻蚀的方法,在该上方介质层上形成与下方介质层的两种通孔正对的两种通孔,一种通孔的反应离子刻蚀停止在功能层,另一种通孔的反应离子刻蚀停止在其下方通孔的金属层;先利用物理气相淀积(PVD)的方法,生长覆盖通孔侧壁和底部的金属扩散阻挡层,再利用物理气相淀积(PVD)的方法,在通孔内填充金属层,以填满通孔为准;
8)在上方介质层的上表面进行化学机械抛光(CMP),将表面磨平;
9)与外围电路互联以及封装,完成忆阻器芯片的制备。
优选地,金属阻挡层为绝缘材料,包括有机材料如parylene、PMMA等和无机材料如Al2O3、HfO2、Si3N4、Ta2O5、SiO2等;
优选地,金属扩散阻挡层为导体材料,包括Ti、TiN、TaN、Ta、Al、AlN、W、Cu等;
优选地,所述功能层为由单层或多层复合材料薄膜组成,包括金属钽和金属氧化物的复合材料,包括钽和钽的氧化物(Ta/TaOx)、钽和铪的氧化物(Ta/HfOx),或是金属钽、其它金属和金属氧化物的复合材料,包括钽和钛和钽的氧化物(Ta/Ti/TaOx)、钽和钛和铪的氧化物(Ta/Ti/HfOx)、钽和铱和钽的氧化物(Ta/Ir/TaOx)、钽和钨和钽的氧化物(Ta/W/TaOx)、钽和铱和钛的氧化物(Ta/Ir/TiOx),在以上金属钽和金属氧化物的复合材料的金属氧化物端可以是多种金属材料,包括Cu、Ti、Ta、W、Pt、TiN、TaN、TiOx、TaOx、WOx、HfOx、AlOx、ZrOx、VOx、NbOx等,形成金属/N层过渡金属氧化物/金属结构,N≥1
优选地,所述介质层的材料可以为氧化硅、氮氧化硅(SiOx、SiOxNy)、氮化硅等低k介质材料。
优选地,所述通孔的深度为100nm到1000nm。
优选地,上下两介质层的厚度为100-1000nm,金属扩散阻挡层的厚度为厚度为1-10nm,金属阻挡层的厚度为5-50nm,功能层的厚度为1-50nm。
优选地,金属层可采用多种材料,如Ag、Au、Al、Cu、W、Pt等。
优选地,通孔由位于下方的小通孔和位于上方的大通孔两部分构成,步骤2)的两次光刻的第一次光刻刻出小通孔的图形,反应离子刻蚀停止在逻辑层,第二次光刻刻出大通孔的图形,反应离子刻蚀停止在小通孔部分;步骤7)的两次光刻的第一次光刻刻出小通孔的图形,反应离子刻蚀分别停止在功能层与下方介质层通孔的金属层,第二次光刻刻出大通孔的图形,反应离子刻蚀停止在小通孔部分。
本发明制备的忆阻器含有两种通孔,一种为中间隔有功能层的通孔,为阻变孔(生长了忆阻器的通孔),是为阵列金属互联区域,这块区域中上下两个沟道的金属分别是忆阻器阵列中金属连线;另一种为则为逻辑孔(与下层逻辑层直接相连的通孔),一块芯片包含大量这两种通孔,所有通孔同时进行图形化和刻蚀。
本发明提供的忆阻器件,包括从前面后端金属层形成阻挡层到最终第二次化学机械抛光之后,工艺流程在传统CMOS后端工艺的基础上加以改进,使之能够被用于制作后端工艺兼容的忆阻器件阵列及芯片。传统忆阻器件制备方法中存在许多诸如高温工艺等会影响到已经制备好的CMOS电路性能的工艺,或者如大规模金属暴露等不适用于在代工厂中生产的问题,这样的忆阻器件制备工艺不适合用来将忆阻器件长在CMOS之上。本发明提出的方法在不影响传统CMOS电路的基础上,制备了具有良好性能的忆阻器件,从而实现了忆阻器件与CMOS的结合,使得在普通传统CMOS工艺线上制作忆阻器件和阵列成为可能。此外,忆阻器件有助于研究阻变存储器的阻变机理、可靠性、耐久性等等大规模制备相关的能力,本发明制备的忆阻器一来可以与MOSFET结合形成忆阻器和半导体晶体管的串联单元(简称1T1R结构);二来可以通过通孔结构互相连接,形成大规模阵列;三来,通孔阵列可与传统CMOS电路结合,形成忆阻芯片,对于新一代存储器以及人工神经形态器件和芯片的研究有着重要意义。
附图说明
图1-图7是实施例的基于CMOS工艺的氧化物忆阻器的制备方法的实施步骤示意图。
具体实施方式
为使本发明的上述特征和优点能更明显易懂,下面结合附图和具体实施例,对本发明进行进一步描述。
实施例公开一种基于CMOS工艺的氧化物忆阻器的制备方法,采用TaOx作为功能层材料,氮氧硅、铜、钽作为实现结构的关键工艺步骤所采用的材料,具体如下。
1)利用化学气相淀积(CVD)的方法,在逻辑层上形成一下方介质层,该逻辑层是主要由半导体场效应管晶体管、多层通孔、金属互联、层间介质层构成的CMOS电路层;利用光刻工艺和反应离子刻蚀的方法,在该下方介质层上形成两种通孔,反应离子刻蚀停止在逻辑层;先利用物理气相淀积(PVD)的方法,生长覆盖通孔侧壁和底部的金属扩散阻挡层,再利用物理气相淀积(PVD)的方法,在通孔内填充金属层,以填满通孔为准,然后进行化学机械抛光(CMP),将表面磨平,如图1所示;
3)在前面金属层之后利用化学气相淀积(CVD)的方法形成金属阻挡层,可以是氮化硅等,如图2所示;
4)利用光刻、氟基或氯基的反应离子刻蚀(RIE)的方法在金属阻挡层形成窗口,如图3所示;
5)利用原子层淀积(ALD)制备功能层氧化钽(TaOx)薄膜,并通过光刻、刻蚀形成图形化氧化钽层,如图4所示;
6)在金属阻挡层之后利用化学气相淀积(CVD)的方法淀积氮氧硅介质层,如图5所示;
7)利用重复光刻、氟基或氯基的反应离子刻蚀(RIE)的方法在氮氧硅介质层上形成两个通孔,如图6所示;
8)利用物理气相淀积(PVD)的方法在两个通孔中形成钽金属层,作为金属扩散阻挡层;利用物理气相淀积(PVD)或是电镀的方法在钽金属层之上形成铜金属层,并进行第二次化学机械抛光(CMP),如图7所示。
以上实施例仅用以说明本发明的技术方案而非对其进行限制,本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明的精神和范围,本发明的保护范围应以权利要求所述为准。

Claims (10)

1.一种基于CMOS工艺的氧化物忆阻器,其特征在于,包括位于由CMOS电路层构成的逻辑层上方的上下两层介质层,两介质层之间通过处于同层的金属阻挡层和功能层隔开;下方介质层开有两种通孔,在通孔内填满金属层,金属层与通孔侧壁和底部之间设有金属扩散阻挡层;上方介质层设有与下方介质层的两种通孔竖直正对的两种通孔,其中一种上下正对的通孔之间隔有上述金属阻挡层,另一种上下正对的通孔之间隔有上述功能层;上方介质层的两种通孔内填满金属层,在金属层与通孔的侧壁和底部之间设有金属扩散阻挡层。
2.如权利要求1所述的氧化物忆阻器,其特征在于,上下两介质层的厚度为100-1000nm,金属扩散阻挡层的厚度为厚度为1-10nm,金属阻挡层的厚度为5-50nm,功能层的厚度为1-50nm。
3.如权利要求1所述的氧化物忆阻器,其特征在于,通孔由位于下方的小通孔和位于上方的大通孔两部分构成。
4.如权利要求1所述的氧化物忆阻器,其特征在于,所述功能层为由单层或多层复合材料薄膜组成,结构为金属/N层过渡金属氧化物/金属,N≥1。
5.一种基于CMOS工艺的氧化物忆阻器的制备方法,其特征在于,包括以下步骤:
1)利用化学气相淀积的方法,在逻辑层上形成一下方介质层,该逻辑层是主要由半导体场效应管晶体管、多层通孔、金属互联、层间介质层构成的CMOS电路层;
2)利用光刻工艺和反应离子刻蚀的方法,在该下方介质层上形成两种通孔,反应离子刻蚀停止在逻辑层;先利用物理气相淀积的方法生长覆盖通孔侧壁和底部的金属扩散阻挡层,再利用物理气相淀积的方法在通孔内填满金属层,再进行化学机械抛光,将表面磨平;
3)利用化学气相淀积的方法,制备覆盖下方介质层上表面的金属阻挡层;
4)光刻并刻蚀图形化金属阻挡层,刻蚀停止在其中一种通孔表面,形成窗口,以仅露出该通孔的金属层;
5)利用原子层淀积、物理气相淀积、热氧化或离子束淀积的方法,制备填充该窗口的功能层;
6)利用化学气相淀积的方法,在金属阻挡层和功能层上制备一上方介质层;
7)利用光刻工艺和反应离子刻蚀的方法,在该上方介质层上形成与下方介质层的两种通孔正对的两种通孔,一种通孔的反应离子刻蚀停止在功能层,另一种通孔的反应离子刻蚀停止在其下方通孔的金属层;先利用物理气相淀积的方法生长覆盖通孔侧壁和底部的金属扩散阻挡层,再利用物理气相淀积的方法在通孔内填满金属层;
8)在上方介质层的上表面进行化学机械抛光,将表面磨平;
9)与外围电路互联及封装,完成忆阻器芯片的制备。
6.如权利要求5所述的方法,其特征在于,介质层选用低k介质材料,包括氧化硅、氮氧化硅、氮化硅。
7.如权利要求5所述的方法,其特征在于,金属层选用的材料包括Ag、Au、Al、Cu、W、Pt。
8.如权利要求5所述的方法,其特征在于,金属扩散阻挡层选用导体材料,包括Ti、TiN、TaN、Ta、Al、AlN、W、Cu。
9.如权利要求5所述的方法,其特征在于,金属阻挡层选用绝缘材料,包括parylene、PMMA、Al2O3、HfO2、Si3N4、Ta2O5、SiO2
10.如权利要求5所述的方法,其特征在于,功能层为由单层或多层复合材料薄膜组成,包括金属钽和金属氧化物的复合材料,主要有Ta/TaOx、Ta/HfOx、Ta/Ti/TaOx、Ta/Ti/HfOx、Ta/Ir/TaOx、Ta/W/TaOx、Ta/Ir/TiOx,还包括在位于上述复合材料的金属氧化物一端的金属,主要有Cu、Ti、Ta、W、Pt、TiN、TaN、TiOx、TaOx、WOx、HfOx、AlOx、ZrOx、VOx、NbOx,该功能层的结构为金属/N层过渡金属氧化物/金属结构,N≥1。
CN201811492161.1A 2018-12-07 2018-12-07 一种基于cmos工艺的氧化物忆阻器及其制备方法 Pending CN109994604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811492161.1A CN109994604A (zh) 2018-12-07 2018-12-07 一种基于cmos工艺的氧化物忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811492161.1A CN109994604A (zh) 2018-12-07 2018-12-07 一种基于cmos工艺的氧化物忆阻器及其制备方法

Publications (1)

Publication Number Publication Date
CN109994604A true CN109994604A (zh) 2019-07-09

Family

ID=67128701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811492161.1A Pending CN109994604A (zh) 2018-12-07 2018-12-07 一种基于cmos工艺的氧化物忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN109994604A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635026A (zh) * 2019-08-15 2019-12-31 北京大学 一种1TnR存算阵列单元的制备方法
CN111312689A (zh) * 2019-11-28 2020-06-19 上海华力集成电路制造有限公司 集成电路的顶层铜工艺结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232076A (zh) * 2008-01-17 2008-07-30 复旦大学 一种消除CuxO电阻存储器形成电压的方法
CN102593353A (zh) * 2012-02-27 2012-07-18 上海集成电路研发中心有限公司 一种阻变存储器及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232076A (zh) * 2008-01-17 2008-07-30 复旦大学 一种消除CuxO电阻存储器形成电压的方法
CN102593353A (zh) * 2012-02-27 2012-07-18 上海集成电路研发中心有限公司 一种阻变存储器及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635026A (zh) * 2019-08-15 2019-12-31 北京大学 一种1TnR存算阵列单元的制备方法
CN111312689A (zh) * 2019-11-28 2020-06-19 上海华力集成电路制造有限公司 集成电路的顶层铜工艺结构及其制造方法
CN111312689B (zh) * 2019-11-28 2022-03-18 上海华力集成电路制造有限公司 集成电路的顶层铜工艺结构及其制造方法

Similar Documents

Publication Publication Date Title
CN105047682B (zh) 后端金属层中的集成电阻式存储器
US10366323B2 (en) Crossbar resistive memory array with highly conductive copper/copper alloy electrodes and silver/silver alloys electrodes
US8735245B2 (en) Metal oxide resistive switching memory and method for manufacturing same
CN100416838C (zh) 低电压和界面免损聚合物存储器设备及其制造方法
CN100563041C (zh) 一种电阻存储器的器件单元结构及制作方法
CN105826468A (zh) 一种自选通阻变存储器件及其制备方法
CN101976676A (zh) 一种三维结构非易失存储器阵列及其制备方法
US20160322564A1 (en) Resistive memory having confined filament formation
CN102683585B (zh) 集成标准cmos工艺的电阻存储器及其制备方法
CN109994604A (zh) 一种基于cmos工艺的氧化物忆阻器及其制备方法
TWI248674B (en) Method for manufacturing a magnetic memory device, and a magnetic memory device
CN102738386A (zh) 阻变存储器及其制造方法
CN111584711B (zh) 一种rram器件及形成rram器件的方法
CN110635026A (zh) 一种1TnR存算阵列单元的制备方法
CN109728160B (zh) 一种氧化物忆阻器及其集成方法
CN114665013A (zh) 一种具有环形侧壁的高一致性忆阻器及其制备方法
CN109698273A (zh) 一种基于cmos制备工艺的氧化物非易失性存储器及其制备方法
CN115148901A (zh) 具有受限丝状体的电阻切换存储器及其方法
CN108376690A (zh) 一种用于制造高密度mram的自对准互联方法
CN109994501A (zh) 一种集成传统cmos电路的阻变存储器及其制备方法
CN102916128B (zh) 一种氧化钨基电阻型存储器的制备方法
WO2020179199A1 (ja) 不揮発性記憶装置およびその製造方法
CN115036420A (zh) 一种新型cbram器件的制备方法及其结构
CN109728161B (zh) 一种基于cmos工艺平台的氧化物忆阻器及其制备方法
CN101431144A (zh) 一种制作自隔离电阻转变型存储器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190709

RJ01 Rejection of invention patent application after publication