CN101661881A - 采用大马士革工艺制备金属栅极和接触孔的方法 - Google Patents

采用大马士革工艺制备金属栅极和接触孔的方法 Download PDF

Info

Publication number
CN101661881A
CN101661881A CN200810043753A CN200810043753A CN101661881A CN 101661881 A CN101661881 A CN 101661881A CN 200810043753 A CN200810043753 A CN 200810043753A CN 200810043753 A CN200810043753 A CN 200810043753A CN 101661881 A CN101661881 A CN 101661881A
Authority
CN
China
Prior art keywords
dielectric layer
contact hole
metal
grid
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810043753A
Other languages
English (en)
Other versions
CN101661881B (zh
Inventor
陈福成
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2008100437535A priority Critical patent/CN101661881B/zh
Publication of CN101661881A publication Critical patent/CN101661881A/zh
Application granted granted Critical
Publication of CN101661881B publication Critical patent/CN101661881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种采用大马士革工艺制备金属栅极和接触孔的方法，其采用金属栅极取代传统工艺中的多晶硅栅极，且通过两次光刻和刻蚀，以及湿法可显影的填充材料实现了采用大马士革工艺制备金属栅极中的接触孔和金属连线，简化了制备流程。

Description

采用大马士革工艺制备金属栅极和接触孔的方法
技术领域
本发明涉及一种半导体器件制备方法，特别涉及一种半导体器件的金属栅电极和接触孔的制备方法。
背景技术
在目前传统的半导体工艺中，普遍使用多晶硅作为栅极材料。但现在已经开始使用金属栅电极的工艺。目前的金属栅电极工艺，与传统工艺中的基本相同，而将其中的多晶硅栅极用金属来代替。作为金属栅电极使用的材料，在NMOS管(n型场效应晶体管)中可为氮化钽(TaN)和二氧化铪(HfO2)材料，而在PMOS管(p型场效应晶体管)中可为氮化钛(TiN)和二氧化铪(HfO2)材料。同时，目前半导体制备中采用大马士革工艺主要停留在以通孔为主的流程中。
发明内容
本发明要解决的技术问题是提供一种采用大马士革工艺制备金属栅极和接触孔的方法，其简化了制备工艺。
为解决上述技术问题，本发明的采用大马士革工艺制备金属栅极和接触孔的方法，在完成金属栅极制备之后，包括如下步骤：
(1)制备栅极侧墙，之后进行源漏离子注入形成源漏区，然后在源漏区硅表面上制备金属硅化物；
(2)在硅片上淀积第一介质层，至覆盖多晶硅栅极台阶；
(3)采用化学机械研磨法研磨第一介质层材料至多晶硅栅极上表面，后在第一介质层上淀积一第二介质层；
(4)接着在所述第二介质层上淀积第三介质层，所述第三介质层的材料与所述第一介质层的材料相同；
(5)进行第一次光刻工艺曝出源漏极接触孔和栅极接触孔的位置，之后刻蚀曝出的第三介质层至第一介质层表面，后去除光刻胶并清洗；
(6)用湿法可显影的填充材料涂覆硅片以填充所述步骤五中刻蚀出的间隙；
(7)用显影液显影步骤6中填充后的硅片，去除第三介质层表面的填充材料形成平整的硅片表面；
(8)进行第二次光刻工艺曝出金属线的位置，接着刻蚀去除湿法可显影的填充材料；
(9)以光刻后形成的光刻胶为掩膜进行干法刻蚀，在所述步骤五的间隙处刻蚀所述第二介质层和第一介质层至金属硅化物表面，在曝出的金属线的位置处刻蚀第三介质层至第二介质层表面，同时在栅极接触孔处依次刻蚀第二介质层和多晶硅至栅氧表面，分别形成金属线区域、源漏极接触孔和栅极区域以及栅极接触孔；
(10)去除硅片上的光刻胶，后用常规工艺清洗硅片；
(11)在硅片表面淀积金属栅极材料，使栅氧表面和源漏极接触孔底部覆盖有金属栅极材料；
(12)淀积互连金属，填充所刻蚀出的金属线区域、栅极区域、栅极接触孔和源漏极接触孔，后采用CMP法平整化去除高于第三介质层上的金属栅极材料和互连金属。
本发明的采用大马士革工艺制备金属栅极和接触孔的方法，在实现金属栅极制作的同时，采用大马士革工艺，实现了接触孔填充和互连金属线的制备，简化了工艺流程。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明具体实施例中完成金属硅化物后结构示意图；
图2为本发明具体实施例中淀积第一介质层后的结构示意图；
图3为本发明具体实施例中淀积第二介质层后的结构示意图；
图4为本发明具体实施例中淀积第三介质层后的结构示意图；
图5为本发明具体实施例中刻蚀形成源漏极接触孔和栅极接触孔后的结构示意图；
图6为本发明具体实施例中去除图5中的光刻胶后的结构示意图；
图7为本发明具体实施例中填充湿法可显影材料后的结构示意图；
图8为本发明具体实施例中湿法去除第三介质层上湿法可显影材料后的结构示意图；
图9为本发明具体实施例中第二次光刻后的结构示意图；
图10为本发明具体实施例中刻蚀去除填充材料后的结构示意图；
图11为本发明具体实施例中第二次刻蚀后的结构示意图；
图12为本发明具体实施例中淀积金属栅极材料后的结构示意图；
图13为本发明具体实施例中淀积互连金属并进行CMP研磨后的结构示意图；
图14为本发明的实施流程图。
具体实施方式
本发明的采用大马士革工艺制备金属栅极和接触孔的方法中，具体流程可为(见图14)：
1、在传统工艺中制备完多晶硅栅极之后，进行栅极的侧墙工艺，之后进行源漏离子注入形成源漏区，然后在源漏区硅表面形成金属硅化物(Salicide)。栅极的侧墙工艺和源漏离子注入与传统工艺中的相同，而在金属硅化物工艺中需要注意的是在多晶硅栅极上不再需要形成金属硅化物(见图1)，这是于传统工艺不太一样的地方。
2、淀积第一介质层，所淀积的第一介质层完全覆盖住多晶硅栅极台阶，该位置的介质层通常被称为金属前电介质(PMD，Pre-metalDielectric)(见图2)，可用TEOS二氧化硅或硼酸盐玻璃。
3、采用化学机械研磨(CMP：Chemical Mechanical Planarization)法平整化去除高出多晶硅栅极高度的第一介质层，在研磨过程中采用终点监测方法来检测研磨终点(EPD：End Point Detect)；然后再淀积一层第二介质层，该第二介质层采用低K介电常数介质，K值在1.0到3.5之间，常用的为碳化硅层(见图3)，厚度可为：50-5000埃。
4、接着再淀积第三介质层，该第三介质层中所用介质材料与第一介质层相同(见图4)，厚度可为：100-10000埃。
5、进行第一次光刻工艺(包括涂光刻胶，光刻以及显影)曝出源漏极接触孔和栅极接触孔的位置，之后刻蚀曝出的第三介质层至第一介质层表面(见图5)，后去除光刻胶并清洗(见图6)。
6、用湿法可显影的填充材料涂覆硅片以填充步骤5中所刻蚀出的间隙，要求完全填满所述间隙(见图7)。其中需要检测涂覆表现，如不能完全填充接触孔，则需要进行多次涂覆，直至满足要求为止。湿法可显影的填充材料(Nissan Chemical公司有生产)，由酮类，醚类，烷烃类有机溶剂、抗反射吸收材料、可与标准四甲基氢氧化铵显影液反应的有机酸基团树脂以及含氧、氟元素的有机基团树脂，交联树脂构成分子量在1000到50000之间，其折射率在1.0到3.0之间，其消光系数在0.1到3.0之间。
7、显影涂覆后的硅片，完全去除第三介质层表面的填充材料，实现硅片的表面平整，之后检测显影表现，如发现第三介质层仍然存在填充材料，则需要进行多次显影，直至满足要求为止(见图8)。
8、进行第二次光刻工艺(包括涂光刻胶、光刻以及显影)曝出互连金属的位置(见图9)，接着去除湿法可显影的填充材料，形成如图10所示结构。具体实施中可使用干法刻蚀去除。
9、以第二次光刻后形成的光刻胶为掩膜进行干法刻蚀，在该次刻蚀中分三个区域，在所述步骤五的间隙处刻蚀所述第二介质层和第一介质层至金属硅化物表面，在曝出的金属线的位置处刻蚀第三介质层至第二介质层表面，同时在栅极接触孔处依次刻蚀第二介质层和多晶硅至栅氧表面，分别形成互连金属区域、源漏极接触孔和栅极区域以及栅极接触孔。
10、去除硅片上的光刻胶，之后用常规的工艺清洗硅片(见图11)。
11、在硅片表面淀积金属栅极材料，使栅氧表面和源漏极接触孔底部淀积有金属栅极材料(见图12)。金属栅极材料在NMOS晶体管中可为氮化钽和二氧化铪，具体实施中为先淀积二氧化铪，再淀积氮化钽；而在PMOS晶体管中可为氮化钛和二氧化铪，具体实施中为先淀积二氧化铪再淀积氮化钛。
12、接着淀积互连金属(一般为铜)，填充所刻蚀出的互连金属区域、栅极接触孔和源漏极接触孔，然后通过化学机械研磨法CMP平整化去除高于第三介质层上金属栅极材料和互连金属(见图13)。

Claims (5)

1、一种采用大马士革工艺制备金属栅极和接触孔的方法，在硅片上完成多晶硅栅极制备之后，其特征在于，包括如下步骤：
(1)制备栅极侧墙，之后进行源漏离子注入形成源漏区，然后在源漏区硅表面上形成金属硅化物；
(2)在硅片上淀积第一介质层，至覆盖多晶硅栅极台阶；
(3)采用化学机械研磨法研磨第一介质层材料至多晶硅栅极上表面，后在第一介质层上淀积一第二介质层；
(4)接着在所述第二介质层上淀积第三介质层，所述第三介质层的材料与所述第一介质层的材料相同；
(5)进行第一次光刻工艺曝出源漏极接触孔和栅极接触孔的位置，之后刻蚀曝出的第三介质层至第一介质层表面，后去除光刻胶并清洗；
(6)用湿法可显影的填充材料涂覆硅片以填充所述步骤五中刻蚀出的间隙；
(7)用显影液显影步骤6中填充后的硅片，去除第三介质层表面的填充材料形成平整的硅片表面；
(8)进行第二次光刻工艺曝出金属线的位置，接着刻蚀去除湿法可显影的填充材料；
(9)以光刻后形成的光刻胶为掩膜进行干法刻蚀，在所述步骤五的间隙处刻蚀所述第二介质层和第一介质层至金属硅化物表面，在曝出的金属线的位置处刻蚀第三介质层至第二介质层表面，同时在栅极接触孔处依次刻蚀第二介质层和多晶硅至栅氧表面，分别形成金属线区域、源漏极接触孔和栅极区域以及栅极接触孔；
(10)去除硅片上的光刻胶，后用常规工艺清洗硅片；
(11)在硅片表面淀积金属栅极材料，使栅氧表面和源漏极接触孔底部覆盖有金属栅极材料；
(12)淀积互连金属，填充所刻蚀出的金属线区域、栅极区域、栅极接触孔和源漏极接触孔，后采用CMP法平整化去除高于第三介质层上的金属栅极材料和互连金属。
2、按照权利要求1所述的采用大马士革工艺制备金属栅极和接触孔的方法，其特征在于：所述第一介质层与第二介质层相同，为TEOS二氧化硅或硼酸盐玻璃；所述第二介质层采用低K介电常数介质，K值在1.0到3.5之间，厚度为50-5000埃。
3、按照权利要求2所述的采用大马士革工艺制备金属栅极和接触孔的方法，其特征在于：所述第二介质层为碳化硅。
4、按照权利要求1或2所述的采用大马士革工艺制备金属栅极和接触孔的方法，其特征在于：所述湿法可显影的填充材料由酮类，醚类，烷烃类有机溶剂、抗反射吸收材料、可与标准四甲基氢氧化铵显影液反应的有机酸基团树脂以及含氧、氟元素的有机基团树脂构成，分子量在1000到50000之间。
5、按照权利要求1或2所述的采用大马士革工艺制备金属栅极和接触孔的方法，其特征在于：所述金属栅极材料在NMOS晶体管中为二氧化铪和氮化钽，在PMOS晶体管中为二氧化铪和氮化钛，所述互连金属为铜。
CN2008100437535A 2008-08-29 2008-08-29 采用大马士革工艺制备金属栅极和接触孔的方法 Active CN101661881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100437535A CN101661881B (zh) 2008-08-29 2008-08-29 采用大马士革工艺制备金属栅极和接触孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100437535A CN101661881B (zh) 2008-08-29 2008-08-29 采用大马士革工艺制备金属栅极和接触孔的方法

Publications (2)

Publication Number Publication Date
CN101661881A true CN101661881A (zh) 2010-03-03
CN101661881B CN101661881B (zh) 2012-06-20

Family

ID=41789810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100437535A Active CN101661881B (zh) 2008-08-29 2008-08-29 采用大马士革工艺制备金属栅极和接触孔的方法

Country Status (1)

Country Link
CN (1) CN101661881B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312689A (zh) * 2019-11-28 2020-06-19 上海华力集成电路制造有限公司 集成电路的顶层铜工艺结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595904C (zh) * 2005-04-20 2010-03-24 上海集成电路研发中心有限公司 在集成电路生产中的使用铜大马士革后道工艺的制造方法
CN100517643C (zh) * 2006-12-22 2009-07-22 中芯国际集成电路制造(上海)有限公司 镶嵌结构的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312689A (zh) * 2019-11-28 2020-06-19 上海华力集成电路制造有限公司 集成电路的顶层铜工艺结构及其制造方法
CN111312689B (zh) * 2019-11-28 2022-03-18 上海华力集成电路制造有限公司 集成电路的顶层铜工艺结构及其制造方法

Also Published As

Publication number Publication date
CN101661881B (zh) 2012-06-20

Similar Documents

Publication Publication Date Title
CN101661899B (zh) 采用大马士革工艺制备金属栅极中接触孔的方法
US9780025B2 (en) Interconnection structure and manufacturing method thereof
CN101661880B (zh) 大马士革工艺制备金属栅极和接触孔的方法
US20080096388A1 (en) Planarization method using hybrid oxide and polysilicon cmp
CN106571294B (zh) 一种半导体器件的制造方法
CN102615584A (zh) 一种化学机械研磨的方法
TW201916255A (zh) 半導體裝置的形成方法
US8703612B2 (en) Process for forming contact plugs
CN103066014B (zh) 一种铜/空气隙的制备方法
US10438890B2 (en) Interconnect structure having power rail structure and related method
CN101661881B (zh) 采用大马士革工艺制备金属栅极和接触孔的方法
CN109545676A (zh) 半导体器件栅极高度平坦化方法
CN102800576A (zh) 图形化膜层的方法、形成栅极、mos晶体管的方法
CN104078346A (zh) 半导体器件的平坦化方法
CN101996927B (zh) 多层互连结构及其形成方法
CN116230622A (zh) 一种半导体结构的形成方法
CN102760653A (zh) 金属栅极的形成方法
CN108878363B (zh) 半导体结构及其形成方法
CN113793852A (zh) 自对准图形工艺方法及金属互连结构
CN104851835A (zh) 金属互连结构及其形成方法
CN102693935A (zh) 互连结构的制造方法
CN105448684B (zh) 形成栅极的方法
CN103117246A (zh) 金属互连结构的制作方法
CN105336676B (zh) 接触插塞的形成方法
CN109767987A (zh) 一种后栅极形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.