CN115064513A - 一种半导体结构以及半导体结构的制备方法 - Google Patents

一种半导体结构以及半导体结构的制备方法 Download PDF

Info

Publication number
CN115064513A
CN115064513A CN202210614395.9A CN202210614395A CN115064513A CN 115064513 A CN115064513 A CN 115064513A CN 202210614395 A CN202210614395 A CN 202210614395A CN 115064513 A CN115064513 A CN 115064513A
Authority
CN
China
Prior art keywords
layer
stop layer
etch stop
silicon nitride
etching stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210614395.9A
Other languages
English (en)
Inventor
施生巍
罗兴安
张育龙
张莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210614395.9A priority Critical patent/CN115064513A/zh
Publication of CN115064513A publication Critical patent/CN115064513A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种半导体结构以及半导体结构的制备方法，半导体结构包括：器件层；第一介质层，位于所述器件层上；导电层，位于所述第一介质层内；刻蚀停止层，位于所述第一介质层以及所述导电层的表面；第二介质层，位于所述刻蚀停止层上；以及接触金属，贯穿所述第二介质层以及所述刻蚀停止层，与所述导电层导电连接；其中，所述刻蚀停止层包括层叠的第一刻蚀停止层以及第二刻蚀停止层。本公开的刻蚀停止层包括层叠的第一刻蚀停止层和第二刻蚀停止层，以改善所述导电层表面产生孔洞的问题。

Description

一种半导体结构以及半导体结构的制备方法
技术领域
本公开涉及半导体技术领域，特别涉及一种半导体结构以及半导体结构的制备方法。
背景技术
半导体制造的后端(Back End Of Line，BEOL)工序中会采用金属互连结构，金属互连结构是通过形成于介质层的接触孔(via)实现介质层上方的金属连线(contact)与介质层下方的导电层的互连。
在形成接触孔的过程中，通常需要在所述导电层表面形成刻蚀停止层。其中，在形成刻蚀停止层的过程中，所述导电层的表面会产生大量的孔洞(void)。孔洞(void)的存在会对所述导电层140的导电性能以及与后期的金属互连结构的电连接造成很大的影响。
发明内容
鉴于上述问题，本公开的目的在于提供一种半导体结构以及半导体结构的制备方法，以改善所述导电层表面产生孔洞的问题。
本公开第一方面提供一种半导体结构，包括：
器件层；
第一介质层，位于所述器件层上；
导电层，位于所述第一介质层内；
刻蚀停止层，位于所述第一介质层以及所述导电层的表面；
第二介质层，位于所述刻蚀停止层上；以及
接触金属，贯穿所述第二介质层以及所述刻蚀停止层，与所述导电层导电连接；
其中，所述刻蚀停止层包括层叠的第一刻蚀停止层以及第二刻蚀停止层。
在一些实施例中，所述第一刻蚀停止层位于所述第一介质层以及所述导电层的表面，所述第二刻蚀停止层位于所述第一刻蚀停止层的表面。
在一些实施例中，所述第一刻蚀停止层为碳掺杂的氮化硅层，所述第二刻蚀停止层为氮化硅层。
在一些实施例中，所述第一刻蚀停止层包括一层碳掺杂的氮化硅层或者多层碳含量渐变的碳掺杂的氮化硅层。
在一些实施例中，从所述第二刻蚀停止层到所述第一介质层的方向，多层碳含量渐变的碳掺杂的氮化硅层的碳含量依次递增。
在一些实施例中，所述第一刻蚀停止层中的碳含量为10％～45％。
在一些实施例中，所述第一刻蚀停止层的厚度为20nm～40nm。
在一些实施例中，所述第二刻蚀停止层包括一层氮化硅层或者多层氮含量渐变的氮化硅层。
在一些实施例中，从所述第二介质层到所述第一刻蚀停止层的方向，多层氮含量渐变的氮化硅层的氮含量依次递增。
本发明的第二方面提供一种半导体结构的制备方法，包括：
形成器件层；
在所述器件层的表面上形成第一介质层；
在所述第一介质层内形成导电层；
在所述第一介质层以及所述导电层的表面上依次形成刻蚀停止层以及第二介质层；以及
形成贯穿所述第二介质层以及所述刻蚀停止层的接触金属，所述接触金属与所述导电层导电连接；
其中，所述刻蚀停止层包括层叠的第一刻蚀停止层以及第二刻蚀停止层。
在一些实施例中，形成所述刻蚀停止层的方法包括：
在所述第一介质层以及所述导电层的表面形成第一刻蚀停止层；以及
在第一刻蚀停止层的表面形成第二刻蚀停止层。
在一些实施例中，所述第一刻蚀停止层包括碳掺杂的氮化硅层，所述第二刻蚀停止层包括氮化硅层。
在一些实施例中，所述第一刻蚀停止层包括一层碳掺杂的氮化硅层或者多层碳含量渐变的碳掺杂的氮化硅层。
在一些实施例中，从所述第二刻蚀停止层到所述第一介质层的方向，多层碳含量渐变的碳掺杂的氮化硅层的碳含量依次递增。
在一些实施例中，所述第一刻蚀停止层中的碳含量为10％～45％。
在一些实施例中，所述第一刻蚀停止层的厚度为20nm～40nm。
在一些实施例中，所述第二刻蚀停止层包括一层氮化硅层或者多层氮含量渐变的氮化硅层。
在一些实施例中，从所述第二介质层到所述第一刻蚀停止层的方向，多层氮含量渐变的氮化硅层的氮含量依次递增。
本公开提供的半导体结构以及半导体结构的制备方法中，在第一介质层以及导电层的表面形成第一刻蚀停止层，在后续高温退火的过程中，第一刻蚀停止层在高温的作用下会发生收缩，防止导电层与第一刻蚀停止层接触的表面在高温作用下发生膨胀，进一步防止导电层与第一刻蚀停止层接触的表面产生孔洞(void)。
进一步地，在第一刻蚀停止层上形成第二刻蚀停止层，第二刻蚀停止层由于其本身具有良好的稳定性，能够防止水气、氧气(O2)以及紫外(UV)光线等通过第一刻蚀停止层到达导电层的表面，进一步防止导电层被水气、氧气(O2)以及紫外(UV)光线等氧化，进而影响导电层的导电性能。
进一步地，相较于第二刻蚀停止层，第一刻蚀停止层具有较高的刻蚀选择比，换言之，第二刻蚀停止层具有较大的刻蚀速率，而更加接近导电层的第一刻蚀停止层具有较小的刻蚀速率。在形成接触孔的过程中，在刻蚀到第一刻蚀停止层时，刻蚀速率减小，以此来保证形成于导电层表面的小丘(hillock)不被提前刻蚀出来，进一步防止导电层内导电材料的扩散。
且相对于氮化硅层，本公开的第一刻蚀停止层具有更好地防止导电层内的导电材料扩散的效果，进一步改善导电层的电子迁移率(EM)。
在一些实施例中，第一刻蚀停止层包括多层碳掺杂的氮化硅层，多层碳掺杂的氮化硅层的碳含量渐变。通过将第一刻蚀停止层设置为碳含量渐变的碳掺杂氮化硅层，使得第一刻蚀停止层具有不同的刻蚀速率。
在一些实施例中，从第二刻蚀停止层到第一介质层的方向，多层碳掺杂的氮化硅层的碳含量依次递增，以在对第一刻蚀停止层进行刻蚀的过程中，越接近导电层，刻蚀速率越慢，防止形成于导电层表面的小丘(hillock)被提前刻蚀出来。
在一些实施例中，第二刻蚀停止层包括多层氮化硅层(SiN层)，多层氮化硅层的氮含量渐变，以使得第二刻蚀停止层具有不同的刻蚀速率。
在一些实施例中，从第二介质层到第一刻蚀停止层的方向，第二刻蚀停止层中的氮含量依次递增，以在开始对第二刻蚀停止层进行刻蚀时，拥有较快的刻蚀速率，在接近第一刻蚀停止层再降低刻蚀速率，以节省刻蚀的时间。
在一些实施例中，第一刻蚀停止层的厚度为20nm～40nm，以使得第一刻蚀停止层能够完全覆盖住形成于导电层表面的小丘(hillock)。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了一实施例的半导体结构的结构示意图；
图2a至图2c示出了一实施例的半导体结构的制备过程中不同阶段的示意图；
图3示出了一实施例中导电层表面的电镜图；
图4示出了本公开实施例的半导体结构的结构示意图；
图5示出了本公开中实施例半导体结构中，第一刻蚀停止层包括多层碳掺杂的氮化硅层的结构示意图；
图6示出了本公开中实施例半导体结构中，第二刻蚀停止层包括多层氮化硅层的结构示意图；
图7a至图7c示出了本公开实施例的接触孔形成方法的不同阶段的示意图；
图8示出了本公开实施例中导电层表面的电镜图。
具体实施方式
以下将参照附图更详细地描述本公开。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
本公开可以各种形式呈现，以下将描述其中一些示例。
图1示出了一实施例的半导体结构的结构示意图；所述半导体结构100例如为三维存储器件、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、集成电路(Integrated Circuit，IC)、微机电系统(Micro-Electro-Mechanical System，MEMS)等半导体结构。如图1所示，所述半导体结构100包括器件层110、第一介质层120、导电层140、刻蚀停止层130、第二介质层150、接触孔160以及接触金属270。其中，所述第一介质层120、刻蚀停止层130、第二介质层150层叠设置于所述器件层110的表面，所述第一介质层120内具有凹槽，所述导电层140填充于所述第一介质层120内的凹槽内，且所述导电层140暴露于所述第一介质层120的第一表面。所述刻蚀停止层130位于所述第一介质层120的第一表面上，覆盖所述第一介质层120以及所述第一介质层120的第一表面暴露出来的导电层140，所述第二介质层150位于所述刻蚀停止层130上；所述接触孔160贯穿所述第二介质层150以及刻蚀停止层130，暴露出所述导电层140的至少部分的表面，所述接触孔160内填充导电材料，以形成接触金属170，所述接触金属170与所述导电层140接触。
本实施例中，所述刻蚀停止层130为氮化硅(SiN)层。由于所述刻蚀停止层130以及所述导电层140在后续持续高温过程中均会发生膨胀，使得所述导电层140与所述刻蚀停止层130接触的表面产生大量的孔洞(void)。
同时，在所述导电层140表面具有凹凸不平的小丘(hillock)时，对所述刻蚀停止层130进行刻蚀以形成接触孔的过程中，容易提前接触到所述导电层140表面的小丘(hillock)，导致所述导电层140中的导电材料(Cu)裸露出来，在后续做上层的金属互连的过程中可能有导电材料(Cu)扩散的问题。
图2a至图2c示出了本公开第一实施例的半导体结构的制备过程中不同阶段的示意图。以下将结合图2a至图2c对上述问题进行说明。
如图2a所示，在所述器件层110的表面形成具有凹槽的第一介质层120、在所述凹槽内填充导电材料形成所述导电层140以及在具有导电层140的第一介质层110上依次形成刻蚀停止层130以及第二介质层150。
本实施例中，所述凹槽内填充的导电材料为铜，所述刻蚀停止层130为氮化硅层。
在形成所述刻蚀停止层130之后，通常会经过高温退火的过程，高温退火的温度通常为400℃以上，持续时间通常为5小时以上，在持续高温的作用下，所述导电层140以及所述刻蚀停止层130接触的表面均会发生膨胀，使得所述导电层140与所述刻蚀停止层130接触的表面会产生大量的孔洞(void)。图3示出了本公开第一实施例中导电层表面的电镜图，如图3所示，在所述导电层的表面存在大量的孔洞(void)142，具体见图3中椭圆圈出的部分。孔洞(void)的存在会对所述导电层140的导电性能以及与后期的金属互连结构的电连接造成很大的影响。
如图2b所示，刻蚀所述第二介质层150和所述刻蚀停止层130以形成孔(hole)161。
具体地，所述孔161贯穿所述第二介质层150，停止于所述刻蚀停止层130，且不暴露出所述导电层140。
在形成孔161的过程中，如果所述导电层140表面具有凹凸不平的小丘(hillock)141，较高的小丘(hillock)141顶端则会提前暴露出来，提前暴露出来的导电层140中的导电材料会发生扩散，如图2b所示。所述导电层140中的导电材料的扩散会影响所述导电层140的导电能力。
如图2c所示，继续对所述刻蚀停止层130进行刻蚀，形成槽(trench)162，所述槽162与所述孔161连通形成所述接触孔160。
图4示出了本公开实施例的半导体结构的结构示意图；如图4所示，所述半导体结构200包括器件层210、第一介质层220、导电层240、刻蚀停止层230、第二介质层250、接触孔260以及接触金属270。
本实施例中，所述半导体结构200例如为三维存储器件，在其他实施例中，所述半导体结构还可以为绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、集成电路(Integrated Circuit，IC)、微机电系统(Micro-Electro-Mechanical System，MEMS)等半导体结构，但不限于此。所述器件层210例如为三维存储器件的半导体结构层，但不限于此，还可以为绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、集成电路(Integrated Circuit，IC)、微机电系统(Micro-Electro-Mechanical System，MEMS)等器件的半导体结构层，用于实现器件功能。
其中，所述第一介质层220、刻蚀停止层230、第二介质层250层叠设置于所述器件层210的表面，所述第一介质层220内具有凹槽，所述导电层240填充于所述第一介质层220内的凹槽内，且所述导电层240暴露于所述第一介质层220的第一表面。所述刻蚀停止层230位于所述第一介质层220的第一表面上，覆盖所述第一介质层220以及所述第一介质层220的第一表面暴露出来的导电层240，所述第二介质层250位于所述刻蚀停止层230上；所述接触孔260贯穿所述第二介质层250以及刻蚀停止层230，暴露出所述导电层240的至少部分的表面，所述接触孔260贯穿所述第二介质层250以及刻蚀停止层230，暴露出所述导电层240，所述接触孔260内填充导电材料，以形成接触金属270，所述接触金属270与所述导电层240接触。
本实施例中，所述第一介质层220和第二介质层250例如为氧化层；在其他实中，所述所述第一介质层220和第二介质层250还可以为其他绝缘介质材料层，例如氮化硅材料层等。所述所述第一介质层220和第二介质层250还可以为多层相同或者不同绝缘介质材料层的叠层，本领域技术人员可以根据需要做出具体的选择，本实施例对此不做限制。
本实施例中，所述导电层240例如采用导电材料铜。
进一步地，所述刻蚀停止层230包括层叠的第一刻蚀停止层231和第二刻蚀停止层232，其中，所述第一刻蚀停止层231位于所述所述第一介质层以及所述导电层的表面，所述第二刻蚀停止层位于所述第一刻蚀停止层的表面。所述第一刻蚀停止层231为碳掺杂的氮化硅层(NDC层)，所述第二刻蚀停止层232为氮化硅层(SiN层)。
其中，所述第一刻蚀停止层231包括一层或者多层碳掺杂的氮化硅层(NDC层)，当所述第一刻蚀停止层231包括多层碳掺杂的氮化硅层时，多层碳掺杂的氮化硅层的碳含量渐变。图5示出了本公开中实施例半导体结构中，第一刻蚀停止层包括多层碳掺杂的氮化硅层的结构示意图；如图5所示，所述第一刻蚀停止层231包括多层碳掺杂的氮化硅层。进一步地，从所述第二刻蚀停止层232到所述第一介质层220的方向，多层碳掺杂的氮化硅层的碳含量依次递增。
所述第二刻蚀停止层232包括一层或者多层氮化硅层(SiN层)，当所述第二刻蚀停止层232包括多层氮化硅层时，多层氮化硅层的氮含量渐变。图6示出了本公开中实施例半导体结构中，第二刻蚀停止层包括多层氮化硅层的结构示意图；如图6所示，所述第二刻蚀停止层232包括多层氮化硅层(SiN层)。进一步地，从所述第二介质层到所述第一刻蚀停止层的方向，所述第二刻蚀停止层中的氮含量依次递增。
图7a至图7c示出了本公开实施例的接触孔形成方法的不同阶段的示意图。
如图7a所示，在所述器件层210上形成具有凹槽的第一介质层220，在所述凹槽内填充导电材料形成所述导电层240。
该步骤中，例如在第一介质层220上形成光致抗蚀剂掩模，然后经由所述光致抗蚀剂掩模对所述第一介质层220进行各向异性蚀刻，以在所述第一介质层220上形成凹槽。
进一步地，例如通过电镀在所述凹槽内填充导电材料，以形成所述导电层240。在一个具体的实施例中，所述第一介质层例如为氧化层，所述导电材料例如为铜，形成所述导电材料的电解液包括硫酸铜溶液、稀硫酸、盐酸以及添加剂等，其中，所述添加剂包括抑制剂、平整剂以及加速剂。
进一步地，在具有导电层240的第一介质层220上依次形成第一刻蚀停止层231、第二刻蚀停止层232以及第二介质层250。
所述第一刻蚀停止层231为碳掺杂的氮化硅层(NDC层)。可以使用任何适当的沉积技术沉积所述第一刻蚀停止层231。在一个具体的实施例中，例如使用等离子体增强化学气相沉积(PECVD)工艺形成所述第一刻蚀停止层231，其中，反应前体包括烯基(乙烯基)和/或炔基，所述等离子体选自氮等离子体、氮/氦等离子体、氮/氩等离子体、氨等离子体、氨/氦等离子体、氨/氩等离子体、氦等离子体、氩等离子体、氢等离子体、氢/氦等离子体、氮/氢等离子体、氢/氩等离子体、有机胺等离子体及其混合物。
可以通过调整形成的前体以及等离子体的参数，以调整所述第一刻蚀停止层231中的碳含量，在一个具体地实施例中，所述第一刻蚀停止层中的碳含量为10％～45％，所述第一刻蚀停止层231的厚度例如为20nm～40nm，以使得所述第一刻蚀停止层231能够完全覆盖住形成于所述导电层240表面的小丘(hillock)。
进一步地，所述第一刻蚀停止层231包括一层或者多层碳掺杂氮化硅层，当所述第一刻蚀停止层231包括多层碳掺杂氮化硅层时，从所述第二刻蚀停止层到所述第一介质层的方向，多层碳掺杂的氮化硅层的碳含量依次递增。
本实施例中，在所述第一介质层220以及所述导电层240的表面形成所述第一刻蚀停止层231，在高温退火的过程中，所述第一刻蚀停止层231在高温的作用下会发生收缩，防止所述导电层240与所述第一刻蚀停止层231接触的表面在高温作用下发生膨胀，进一步防止所述导电层240与所述第一刻蚀停止层231接触的表面产生孔洞(void)。图8示出了本公开实施例中导电层表面的电镜图。对比图3和图8可知，本实施例中由于引入了第一刻蚀停止层231，使得所述导电层240表面的孔洞的数量大幅减少。
进一步地，例如通过化学气相沉积(CVD)工艺形成所述第二刻蚀停止层232。具体地，本实施例中，所述第二刻蚀停止层232为氮化硅层，反应气体为硅烷(SiH4)和氨气(NH3)，反应温度为350℃～400℃。所述第一刻蚀停止层231和第二刻蚀停止层232的厚度之和例如为50nm至80nm。
所述第二刻蚀停止层232包括一层或者多层氮化硅层，可以通过调整反应气体的具体的参数，以形成一层或者多层氮含量不同的氮化硅层。当所述第二刻蚀停止层232包括多层氮化硅层时，从所述第二介质层到所述第一刻蚀停止层的方向，多层氮化硅层的氮含量依次递增。
本实施例中，在所述第一刻蚀停止层231上形成所述第二刻蚀停止层232，所述第二刻蚀停止层232由于其本身具有良好的稳定性，能够防止水气、氧气(O2)以及紫外(UV)光线等通过所述第一刻蚀停止层231到达所述导电层240的表面，进一步防止所述导电层240被水气、氧气(O2)以及紫外(UV)光线等氧化，进而影响所述导电层240的导电性能。
如图7b所示，所述第二介质层250的表面向着所述第一介质层220的方向进行刻蚀，形成孔(hole)261。
所述孔261贯穿所述第二介质层250，停止于所述第二刻蚀停止层232。本实施例中，相较于第二刻蚀停止层232，所述第一刻蚀停止层231具有较高的刻蚀选择比，所述第二刻蚀停止层232具有较大的刻蚀速率，而更加接近所述导电层240的第一刻蚀停止层231具有较小的刻蚀速率。本实施例通过在形成孔(hole)261的过程中，在刻蚀到所述第一刻蚀停止层231时，刻蚀速率减小，以此来保证形成于所述导电层240表面的小丘(hillock)不被提前刻蚀出来，进一步防止导电层240内导电材料的扩散。
进一步地，当所述第二刻蚀停止层232包括多层氮化硅层，且从所述第二介质层到所述第一刻蚀停止层的方向，所述第二刻蚀停止层中的氮含量依次递增时，从所述第二介质层到所述第一刻蚀停止层的方向，所述第二刻蚀停止层的刻蚀速率递减，以在开始对所述第二刻蚀停止层232进行刻蚀时，拥有较快的刻蚀速率，在接近所述第一刻蚀停止层231再降低刻蚀速率，以节省刻蚀的时间。
进一步地，当所述第一刻蚀停止层231包括多层碳掺杂的氮化硅层，从所述第二刻蚀停止层232到所述第一介质层220的方向，多层碳掺杂的氮化硅层的碳含量依次递增时，从所述第二刻蚀停止层232到所述第一介质层220的方向，所述第一刻蚀停止层231的刻蚀速率递减，以在对所述第一刻蚀停止层331进行刻蚀的过程中，越接近所述导电层240，刻蚀速率越慢，以防止形成于所述导电层240表面的小丘(hillock)被提前刻蚀出来。
且相对于氮化硅层，本实施例的第一刻蚀停止层231具有更好地防止所述导电层240内的导电材料扩散的效果，本实施例的第一刻蚀停止层231，能够防止所述导电层240内的导电材料扩散，进一步改善所述导电层240的电子迁移率(EM)。
如图7c所示，继续对第一刻蚀停止层231进行刻蚀，形成槽(trench)262，所述槽262与所述孔261连通形成所述接触孔260。
进一步地，在所述接触孔260内填充导电材料，以形成接触金属270，所述接触金属270与所述导电层240接触。
本公开提供的半导体结构以及半导体结构的制备方法中，在第一介质层以及导电层的表面形成第一刻蚀停止层，在后续高温退火的过程中，第一刻蚀停止层在高温的作用下会发生收缩，防止导电层与第一刻蚀停止层接触的表面在高温作用下发生膨胀，进一步防止导电层与第一刻蚀停止层接触的表面产生孔洞(void)。
进一步地，在第一刻蚀停止层上形成第二刻蚀停止层，第二刻蚀停止层由于其本身具有良好的稳定性，能够防止水气、氧气(O2)以及紫外(UV)光线等通过第一刻蚀停止层到达导电层的表面，进一步防止导电层被水气、氧气(O2)以及紫外(UV)光线等氧化，进而影响导电层的导电性能。
进一步地，相较于第二刻蚀停止层，第一刻蚀停止层具有较高的刻蚀选择比，换言之，第二刻蚀停止层具有较大的刻蚀速率，而更加接近导电层的第一刻蚀停止层具有较小的刻蚀速率。在形成接触孔的过程中，在刻蚀到第一刻蚀停止层时，刻蚀速率减小，以此来保证形成于导电层表面的小丘(hillock)不被提前刻蚀出来，进一步防止导电层内导电材料的扩散。
且相对于氮化硅层，本公开的第一刻蚀停止层具有更好地防止导电层内的导电材料扩散的效果，进一步改善导电层的电子迁移率(EM)。
在一些实施例中，第一刻蚀停止层包括多层碳掺杂的氮化硅层，多层碳掺杂的氮化硅层的碳含量渐变。通过将第一刻蚀停止层设置为碳含量渐变的碳掺杂氮化硅层，使得第一刻蚀停止层具有不同的刻蚀速率。
在一些实施例中，从第二刻蚀停止层到第一介质层的方向，多层碳掺杂的氮化硅层的碳含量依次递增，以在对第一刻蚀停止层进行刻蚀的过程中，越接近导电层，刻蚀速率越慢，防止形成于导电层表面的小丘(hillock)被提前刻蚀出来。
在一些实施例中，第二刻蚀停止层包括多层氮化硅层(SiN层)，多层氮化硅层的氮含量渐变，以使得第二刻蚀停止层具有不同的刻蚀速率。
在一些实施例中，从第二介质层到第一刻蚀停止层的方向，第二刻蚀停止层中的氮含量依次递增，以在开始对第二刻蚀停止层进行刻蚀时，拥有较快的刻蚀速率，在接近第一刻蚀停止层再降低刻蚀速率，以节省刻蚀的时间。
依照本公开的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该公开仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本公开的原理和实际应用，从而使所属技术领域技术人员能很好地利用本公开以及在本公开基础上的修改使用。本公开仅受权利要求书及其全部范围和等效物的限制。

Claims (18)

1.一种半导体结构，其特征在于，包括：
器件层；
第一介质层，位于所述器件层上；
导电层，位于所述第一介质层内；
刻蚀停止层，位于所述第一介质层以及所述导电层的表面；
第二介质层，位于所述刻蚀停止层上；以及
接触金属，贯穿所述第二介质层以及所述刻蚀停止层，与所述导电层导电连接；
其中，所述刻蚀停止层包括层叠的第一刻蚀停止层以及第二刻蚀停止层。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一刻蚀停止层位于所述第一介质层以及所述导电层的表面，所述第二刻蚀停止层位于所述第一刻蚀停止层的表面。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一刻蚀停止层包括碳掺杂的氮化硅层，所述第二刻蚀停止层包括氮化硅层。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一刻蚀停止层包括一层碳掺杂的氮化硅层或者多层碳含量渐变的碳掺杂的氮化硅层。
5.根据权利要求4所述的半导体结构，其特征在于，从所述第二刻蚀停止层到所述第一介质层的方向，所述多层碳含量渐变的碳掺杂的氮化硅层的碳含量依次递增。
6.根据权利要求1或4所述的半导体结构，其特征在于，所述第一刻蚀停止层中的碳含量为10％～45％。
7.根据权利要求1或4所述的半导体结构，其特征在于，所述第一刻蚀停止层的厚度为20nm～40nm。
8.根据权利要求1或4所述的半导体结构，其特征在于，所述第二刻蚀停止层包括一层氮化硅层或者多层氮含量渐变的氮化硅层。
9.根据权利要求8所述的半导体结构，其特征在于，从所述第二介质层到所述第一刻蚀停止层的方向，所述多层氮含量渐变的氮化硅层的氮含量依次递增。
10.一种半导体结构的制备方法，其特征在于，包括：
形成器件层；
在所述器件层的表面上形成第一介质层；
在所述第一介质层内形成导电层；
在所述第一介质层以及所述导电层的表面上依次形成刻蚀停止层以及第二介质层；以及
形成贯穿所述第二介质层以及所述刻蚀停止层的接触金属，所述接触金属与所述导电层导电连接；
其中，所述刻蚀停止层包括层叠的第一刻蚀停止层以及第二刻蚀停止层。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，形成所述刻蚀停止层的方法包括：
在所述第一介质层以及所述导电层的表面形成第一刻蚀停止层；以及
在第一刻蚀停止层的表面形成第二刻蚀停止层。
12.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述第一刻蚀停止层包括碳掺杂的氮化硅层，所述第二刻蚀停止层包括氮化硅层。
13.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述第一刻蚀停止层包括一层碳掺杂的氮化硅层或者多层碳含量渐变的碳掺杂的氮化硅层。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，从所述第二刻蚀停止层到所述第一介质层的方向，所述多层碳含量渐变的碳掺杂的氮化硅层的碳含量依次递增。
15.根据权利要求10或13所述的半导体结构的制备方法，其特征在于，所述第一刻蚀停止层中的碳含量为10％～45％。
16.根据权利要求10或13所述的半导体结构的制备方法，其特征在于，所述第一刻蚀停止层的厚度为20nm～40nm。
17.根据权利要求10或13所述的半导体结构的制备方法，其特征在于，所述第二刻蚀停止层包括一层氮化硅层或者多层氮含量渐变的氮化硅层。
18.根据权利要求10或17所述的半导体结构的制备方法，其特征在于，从所述第二介质层到所述第一刻蚀停止层的方向，所述多层氮含量渐变的氮化硅层的氮含量依次递增。
CN202210614395.9A 2022-05-31 2022-05-31 一种半导体结构以及半导体结构的制备方法 Pending CN115064513A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210614395.9A CN115064513A (zh) 2022-05-31 2022-05-31 一种半导体结构以及半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210614395.9A CN115064513A (zh) 2022-05-31 2022-05-31 一种半导体结构以及半导体结构的制备方法

Publications (1)

Publication Number Publication Date
CN115064513A true CN115064513A (zh) 2022-09-16

Family

ID=83198556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210614395.9A Pending CN115064513A (zh) 2022-05-31 2022-05-31 一种半导体结构以及半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN115064513A (zh)

Similar Documents

Publication Publication Date Title
US20180261494A1 (en) Air gap spacer formation for nano-scale semiconductor devices
TWI552226B (zh) 用於後段製程金屬化之混合型錳和氮化錳阻障物及其製造方法
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US7741216B2 (en) Metal line of semiconductor device and method for forming the same
TWI234847B (en) A dielectric diffusion barrier
KR100727258B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
CN109804463B (zh) 用于形成双镶嵌互连结构的方法
CN108573911B (zh) 半导体结构及其形成方法
US8587128B2 (en) Damascene structure
CN115064513A (zh) 一种半导体结构以及半导体结构的制备方法
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
CN110349835B (zh) 一种半导体器件的制造方法和半导体器件
US10453797B2 (en) Interconnection structures and fabrication methods thereof
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
CN111383989A (zh) 半导体结构及其形成方法
US20220172986A1 (en) Method for manufacturing semiconductor device
CN111312689B (zh) 集成电路的顶层铜工艺结构及其制造方法
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US20220130679A1 (en) Method for forming semiconductor structure
CN107492506B (zh) 半导体结构及形成方法
CN109216261B (zh) 半导体结构及其形成方法
KR101044007B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100256825B1 (ko) 반도체소자의 금속배선 형성방법
KR101161667B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100762877B1 (ko) 반도체 소자의 콘택플러그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination