KR101161667B1 - 반도체 소자의 금속배선 및 그 형성방법 - Google Patents

반도체 소자의 금속배선 및 그 형성방법 Download PDF

Info

Publication number
KR101161667B1
KR101161667B1 KR1020080137363A KR20080137363A KR101161667B1 KR 101161667 B1 KR101161667 B1 KR 101161667B1 KR 1020080137363 A KR1020080137363 A KR 1020080137363A KR 20080137363 A KR20080137363 A KR 20080137363A KR 101161667 B1 KR101161667 B1 KR 101161667B1
Authority
KR
South Korea
Prior art keywords
film
forming
semiconductor device
wiring
diffusion barrier
Prior art date
Application number
KR1020080137363A
Other languages
English (en)
Other versions
KR20100078970A (ko
Inventor
오준석
염승진
김재홍
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020080137363A priority Critical patent/KR101161667B1/ko
Priority to US12/471,801 priority patent/US7981781B2/en
Publication of KR20100078970A publication Critical patent/KR20100078970A/ko
Application granted granted Critical
Publication of KR101161667B1 publication Critical patent/KR101161667B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 확산방지막 특성을 개선하여 반도체 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상부에 형성되며, 배선 형성 영역을 갖는 절연막과, 상기 절연막의 배선 형성 영역 표면 상에 형성되며, MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막을 포함한다.

Description

반도체 소자의 금속배선 및 그 형성방법{METAL WIRING OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}
본 발명은 반도체 소자의 금속배선 및 그 형성방법에 관한 것으로, 보다 상세하게, 확산방지막 특성을 개선하여 반도체 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상부 금속배선과 하부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다. 한편, 반도체 소자의 고집적화 추세에 따라 디자인 룰이 감소되고, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있다. 이에, 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있는 실정이다.
상기 금속배선의 재료로는 전기 전도도가 우수한 알루미늄 및 텅스텐이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 금속배선 물질로 구리를 적용하는 경우에는 알루미늄을 적용하는 경우와 달리 절연막을 통해 반도체 기판으로 구리 성분이 확산된다. 확산된 구리 성분은 실리콘으로 이루어진 반도체 기판 내에서 딥 레벨(Deep Level) 불순물로서 작용하여 누설 전류를 유발하므로, 배선용 구리막과 절연막의 접촉 계면에 확산방지막을 형성해주어야 한다.
이하에서는, 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 간략하게 설명하도록 한다.
반도체 기판 상에 절연막을 형성한 후, 상기 절연막을 식각하여 배선 형성 영역을 형성한다. 다음으로, 상기 배선 형성 영역의 표면을 포함한 절연막 상에 확산방지막을 형성하고, 상기 확산방지막 상에 구리 씨드막을 형성한다. 이어서, 상기 구리 씨드막 상에 구리막을 형성한 다음, CMP하여 구리막을 사용한 금속배선을 형성한다.
그러나, 전술한 종래기술의 경우에는 반도체 소자의 고집적화 추세에 부합하여 셀 사이즈가 감소됨에 따라 확산방지막의 두께도 감소되었으며, 이로 인해, 상기 확산방지막으로는 구리 성분의 확산을 제대로 방지할 수 없다. 또한, 전술한 종래 기술의 경우에는 상기 확산방지막의 특성을 개선하기 위해 확산방지막의 두께를 증가시키는 것이 어려운 실정이며, 이 때문에, 확산방지막의 특성이 저하된다.
게다가, 전술한 종래 기술의 경우에는 상기 확산방지막 상에 형성된 구리 씨드막의 응집으로 인해 오버 행 현상이 유발되어, 상기 배선 형성 영역의 입구가 막히게 된다. 이 때문에, 상기 구리막 내에 보이드가 발생되고, 그래서, 배선 특성이 저하된다. 그 결과, 전술한 종래 기술의 경우에는 반도체 소자 특성 및 신뢰성이 저하된다.
본 발명은 확산방지막의 특성을 개선할 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.
또한, 본 발명은 반도체 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 금속배선은, 반도체 기판 상부에 형성되며, 배선 형성 영역을 갖는 절연막과, 상기 절연막의 배선 형성 영역 표면 상에 형성되며, MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막을 포함한다.
상기 MoxSiyNz막의 x는 0＜x≤1의 범위를 갖는 실수이고, y는 0＜y≤1의 범위를 갖는 실수이며, z는 0＜z≤1의 범위를 갖는 실수이다.
상기 MoxSiyNz막은 10～5000Å의 두께를 갖는다.
상기 Mo막은 5～400Å의 두께를 갖는다.
상기 금속막은 구리막을 포함한다.
본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 배선 형성 영역을 갖는 절연막을 형성하는 단계와, 상기 배선 형성 영역의 표면을 포함한 절연막 상에 MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막을 형성하는 단계 및 상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 금속막을 형성하는 단계를 포함한다.
상기 확산방지막을 형성하는 단계는, 상기 배선 형성 영역의 표면을 포함한 절연막 상에 제1 Mo막을 형성하는 단계와, 상기 제1 Mo막을 플라즈마 처리하여 MoxSiyNz막으로 변환하는 단계 및 상기 MoxSiyNz막 상에 제2 Mo막을 형성하는 단계를 포함한다.
상기 제1 Mo막은 5～100Å의 두께로 형성한다.
상기 플라즈마 처리는 SiH4 가스와 NH3 가스를 사용하여 수행한다.
상기 제1 Mo막을 형성하는 단계와 상기 제1 Mo막을 플라즈마 처리하여 MoxSiyNz막으로 변환하는 단계는, 2～50회 반복하여 수행한다.
상기 제2 Mo막을 형성하는 단계는 -25～100℃의 온도 조건으로 수행한다.
상기 MoxSiyNz막의 x는 0＜x≤1의 범위를 갖는 실수이고, y는 0＜y≤1의 범위를 갖는 실수이며, z는 0＜z≤1의 범위를 갖는 실수이다.
상기 MoxSiyNz막은 10～5000Å의 두께를 갖도록 형성한다.
상기 Mo막은 5～400Å의 두께를 갖도록 형성한다.
상기 금속막은 구리막을 포함한다.
본 발명은 구리막을 적용하는 금속배선의 형성시 MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막을 형성함으로써, 확산방지막의 특성을 효과적으로 개선할 수 있다.
따라서, 본 발명은 상기 확산방지막의 두께를 증가시키지 않고도 그 자체의 특성을 개선할 수 있는 바, 고집적 소자의 제조시 적용 가능할 뿐 아니라 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상기 MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막 상에 추가로 씨드막을 형성할 필요가 없으므로, 구리막의 오버 행 현상을 감소시켜 상기 구리막 내의 보이드 발생을 최소화할 수 있으며, 이를 통해, 배선 특성을 개선할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 도시한 단면도이다.
도시된 바와 같이, 소정의 하부 구조물(도시안됨)이 구비된 반도체 기판(100) 상에 배선 형성 영역(D)을 갖는 제1 절연막(110), 식각정지막(112) 및 제2 절연막(114)이 형성되어 있다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 구조를 갖는다. 상기 제1 및 제2 절연막(110, 114)은, 예컨대, 실리콘 산화막을 포함하고, 상기 식각정지막(112)은, 예컨대, 실리콘 질화막을 포함한다.
상기 배선 형성 영역(D)의 표면을 포함한 제1 및 제2 절연막(110, 114) 상에 MoxSiyNz막(120)과 Mo막(122)의 적층 구조를 포함하는 확산방지막(124)이 형성되어 있다. 상기 MoxSiyNz막(120)의 x는 0＜x≤1의 범위를 갖는 실수이고, y는 0＜y≤1의 범위를 갖는 실수이며, z는 0＜z≤1의 범위를 갖는 실수이다. 그리고, 상기 MoxSiyNz막(120)은 10～5000Å의 두께를 가지며, 상기 Mo막(122)은 5～400Å의 두께를 갖는다. 상기 확산방지막(124) 상에 상기 배선 형성 영역(D)을 매립하도록 금속막(126)이 형성되어 있다. 상기 금속막(126)은 구리막을 포함한다.
여기서, 상기 확산방지막(124)은 구리에 전혀 고용되지 않는 Mo 성분을 포함하는 MoxSiyNz막(120)과 Mo막(122)의 적층 구조를 포함하는 바, 종래보다 개선된 특성을 갖는다. 따라서, 본 발명의 실시예에 따른 확산방지막(124)은 얇은 두께로도 충분히 구리 성분의 확산을 방지할 수 있으므로, 본 발명은 그 두께를 증가시키지 않고도 확산방지막(124) 자체의 특성을 효과적으로 개선할 수 있으며, 이를 통해, 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.
또한, 상기 Mo 성분은 우수한 확산방지 특성 뿐 아니라 전기전도 특성을 가 지므로, 본 발명은 상기 확산방지막(124) 상에 형성되는 추가적인 씨드막 없이도 구리막을 용이하게 증착할 수 있다. 그러므로, 본 발명은 상기 씨드막의 응집으로 인한 오버 행 현상을 감소시켜 구리막 내에서의 보이드 발생을 최소화할 수 있으며, 이에 따라, 배선 특성을 향상시킬 수 있다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(100) 상에 상기 하부 구조물을 덮도록 제1 절연막(110)과 식각정지막(112) 및 제2 절연막(114)을 차례로 형성한다. 예컨대, 상기 제1 및 제2 절연막(110, 114)은 실리콘 산화막으로, 그리고, 상기 식각정지막(112)은 실리콘 질화막으로 형성한다.
상기 제2 절연막(114)과 식각정지막(112) 및 제1 절연막(110)을 식각하여 배선 형성 영역(D)을 형성한다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 구조로 형성한다.
도 2b를 참조하면, 상기 배선 형성 영역(D)의 표면을 포함한 제2 절연막(114) 상에 제1 Mo막(116)을 형성한다. 상기 제1 Mo막(116)은, 예컨대, CVD 또는 PVD 방식으로 형성하며, 바람직하게, 5～100Å의 두께로 형성한다.
도 2c를 참조하면, 상기 제1 Mo막을 플라즈마 처리(118)하여 MoxSiyNz막(120)으로 변환시킨다. 상기 제1 Mo막의 플라즈마 처리(118)는, 예컨대, SiH4 가스 및 NH3 가스의 혼합 가스를 사용하여 수행한다.
한편, 도시하지는 않았으나 소망하는 두께의 MoxSiyNz막(120)이 얻어질 때까지, 상기 제1 Mo막의 형성 공정과 제1 Mo막의 플라즈마 처리 공정을, 바람직하게, 2～50회 정도 반복 수행하는 것도 가능하다. 그 결과, 상기 배선 형성 영역(D)의 표면을 포함한 제2 절연막(114) 상에, 예컨대, 10～5000Å 정도의 두께를 갖는 MoxSiyNz막(120)이 형성된다.
도 2d를 참조하면, 상기 MoxSiyNz막(120) 상에 제2 Mo막(122)을 형성한다. 상기 제2 Mo막은, 예컨대, CVD 또는 PVD 방식을 통해, 바람직하게. -25～100℃의 온도 조건으로 형성한다. 또한, 상기 제2 Mo막(122)은 5～400Å의 두께를 갖도록 형성한다. 그 결과, 상기 배선 형성 영역(D)의 표면을 포함한 제2 절연막(114) 상에 MoxSiyNz막(120)과 제2 Mo막(122)의 적층 구조를 포함하는 확산방지막(124)이 형성된다.
도 2e를 참조하면, 상기 확산방지막(124) 상에 상기 배선 형성 영역(D)을 매립하도록 금속막(126)을 형성한다. 상기 금속막(126)은, 예컨대, 구리막으로 형성하며, 상기 구리막은, 바람직하게, 전기도금 방식으로 형성한다. 여기서, 본 발명의 실시예에서는 상기 확산방지막(124)이 전기전도 특성이 우수한 Mo 성분을 포함하고 있으므로, 확산방지막(124) 상에 추가적인 씨드막의 형성 없이 금속막(126)을 형성할 수 있다.
도 2f를 참조하면, 상기 금속막(126) 및 확산방지막(124)을 상기 제2 절연막(114)이 노출되도록 CMP하여 상기 배선 형성 영역(D)을 매립하는 금속배선을 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 금속배선의 형성을 완성한다.
전술한 바와 같이, 본 발명의 실시예에서는 구리막을 이용한 금속배선의 형성시, MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막을 형성한다.
상기 Mo 성분은 구리에 전혀 고용되지 않으므로 구리 성분의 확산방지 특성이 우수하므로, 상기 MoxSiyNz막과 Mo막의 적층 구조를 포함하는 본 발명의 확산방지막 특성이 개선된다. 그러므로, 본 발명에서는 종래보다 얇은 두께의 확산방지막으로도 구리막의 확산을 효과적으로 방지할 수 있다.
또한, 상기 Mo 성분은 확산방지 특성뿐 아니라 전기전도 특성도 우수하므로, 본 발명의 실시예에서는 상기 확산방지막 상에 추가로 씨드막을 형성할 필요가 없다. 이에 따라, 본 발명에서는 확산방지막 상에 씨드막을 형성하는 종래 기술 대비 확산방지막의 두께를 1/2 정도로 감소시킬 수 있는 바, 고집적 소자에 적용 가능하다는 장점을 갖는다.
게다가, 본 발명의 실시예에서는 종래 기술의 경우에 씨드막의 응집으로 인해 유발되는 오버 행 현상을 감소시킬 수 있으므로, 배선 형성 영역의 입구가 막혀 구리막 내에서 발생되는 보이드를 최소화할 수 있으며, 이를 통해, 배선 특성을 향 상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 110 : 제1 절연막
112 : 식각정지막 114 : 제2 절연막
D : 배선 형성 영역 116 : 제1 Mo막
118 : 플라즈마 처리 120 : MoxSiyNz막
122 : 제2 Mo막 124 : 확산방지막
126 : 금속막

Claims (15)

  1. 반도체 기판 상부에 형성되며, 배선 형성 영역을 갖는 절연막;
    상기 절연막의 배선 형성 영역 표면 상에 형성되며, MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막; 및
    상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성되며 상기 확산방지막을 씨드로 하여 성장된 금속막;
    을 포함하는 반도체 소자의 금속배선.
  2. 제 1 항에 있어서,
    상기 MoxSiyNz막의 x는 0＜x≤1의 범위를 갖는 실수이고, y는 0＜y≤1의 범위를 갖는 실수이며, z는 0＜z≤1의 범위를 갖는 실수인 것을 특징으로 하는 반도체 소자의 금속배선.
  3. 제 1 항에 있어서,
    상기 MoxSiyNz막은 10～5000Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  4. 제 1 항에 있어서,
    상기 Mo막은 5～400Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  5. 제 1 항에 있어서,
    상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  6. 반도체 기판 상에 배선 형성 영역을 갖는 절연막을 형성하는 단계;
    상기 배선 형성 영역의 표면을 포함한 절연막 상에 MoxSiyNz막과 Mo막의 적층 구조를 포함하는 확산방지막을 형성하는 단계; 및
    상기 확산방지막을 씨드로 금속막을 성장시키어 상기 배선 형성 영역을 매립하는 단계;
    를 포함하는 반도체 소자의 금속배선 형성방법.
  7. 제 6 항에 있어서,
    상기 확산방지막을 형성하는 단계는,
    상기 배선 형성 영역의 표면을 포함한 절연막 상에 제1 Mo막을 형성하는 단계;
    상기 제1 Mo막을 플라즈마 처리하여 MoxSiyNz막으로 변환하는 단계; 및
    상기 MoxSiyNz막 상에 제2 Mo막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 7 항에 있어서,
    상기 제1 Mo막은 5～100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 7 항에 있어서,
    상기 플라즈마 처리는 SiH4 가스와 NH3 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제 7 항에 있어서,
    상기 제1 Mo막을 형성하는 단계와 상기 제1 Mo막을 플라즈마 처리하여 MoxSiyNz막으로 변환하는 단계는, 2～50회 반복하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제 7 항에 있어서,
    상기 제2 Mo막을 형성하는 단계는 -25～100℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  12. 제 6 항에 있어서,
    상기 MoxSiyNz막의 x는 0＜x≤1의 범위를 갖는 실수이고, y는 0＜y≤1의 범위를 갖는 실수이며, z는 0＜z≤1의 범위를 갖는 실수인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 제 6 항에 있어서,
    상기 MoxSiyNz막은 10～5000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  14. 제 6 항에 있어서,
    상기 Mo막은 5～400Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  15. 제 6 항에 있어서,
    상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020080137363A 2008-12-30 2008-12-30 반도체 소자의 금속배선 및 그 형성방법 KR101161667B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080137363A KR101161667B1 (ko) 2008-12-30 2008-12-30 반도체 소자의 금속배선 및 그 형성방법
US12/471,801 US7981781B2 (en) 2008-12-30 2009-05-26 Metal line of semiconductor device having a diffusion barrier and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137363A KR101161667B1 (ko) 2008-12-30 2008-12-30 반도체 소자의 금속배선 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20100078970A KR20100078970A (ko) 2010-07-08
KR101161667B1 true KR101161667B1 (ko) 2012-07-03

Family

ID=42285294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137363A KR101161667B1 (ko) 2008-12-30 2008-12-30 반도체 소자의 금속배선 및 그 형성방법

Country Status (2)

Country Link
US (1) US7981781B2 (ko)
KR (1) KR101161667B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024953A1 (en) * 2004-07-29 2006-02-02 Papa Rao Satyavolu S Dual damascene diffusion barrier/liner process with selective via-to-trench-bottom recess

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5938822A (en) * 1997-05-02 1999-08-17 Praxair Technology, Inc. Solid electrolyte membrane with porous catalytically-enhancing constituents
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
KR100888199B1 (ko) 2002-07-19 2009-03-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100799119B1 (ko) * 2005-08-29 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자 제조 방법
KR100866138B1 (ko) * 2007-06-26 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 배선 및 그의 형성방법
KR100861306B1 (ko) * 2007-06-26 2008-10-01 주식회사 하이닉스반도체 반도체 소자의 배선 및 그의 형성방법
KR100939773B1 (ko) * 2007-06-29 2010-01-29 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
US20090115019A1 (en) * 2007-11-05 2009-05-07 Lee Hyo Seok Semiconductor device having air gap and method for manufacturing the same
KR100914982B1 (ko) * 2008-01-02 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR100967130B1 (ko) * 2008-01-02 2010-07-05 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
KR100960934B1 (ko) * 2008-05-16 2010-06-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR101088813B1 (ko) * 2008-07-25 2011-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024953A1 (en) * 2004-07-29 2006-02-02 Papa Rao Satyavolu S Dual damascene diffusion barrier/liner process with selective via-to-trench-bottom recess

Also Published As

Publication number Publication date
KR20100078970A (ko) 2010-07-08
US7981781B2 (en) 2011-07-19
US20100166982A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI559447B (zh) 半導體裝置與其形成方法
US20180211911A1 (en) Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US8252659B2 (en) Method for producing interconnect structures for integrated circuits
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20040152336A1 (en) Semiconductor device and its manufacturing method
KR101088813B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100769144B1 (ko) 에스아이피 구조의 반도체 장치 및 그 제조방법
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101161667B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US10453797B2 (en) Interconnection structures and fabrication methods thereof
KR101044007B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US11990365B2 (en) Method for manufacturing semiconductor device
US20230411144A1 (en) Semiconductor device and method for fabricating the same
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN108695237B (zh) 一种半导体器件及其制作方法
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101029106B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee