KR100861306B1 - 반도체 소자의 배선 및 그의 형성방법 - Google Patents

반도체 소자의 배선 및 그의 형성방법 Download PDF

Info

Publication number
KR100861306B1
KR100861306B1 KR1020070063251A KR20070063251A KR100861306B1 KR 100861306 B1 KR100861306 B1 KR 100861306B1 KR 1020070063251 A KR1020070063251 A KR 1020070063251A KR 20070063251 A KR20070063251 A KR 20070063251A KR 100861306 B1 KR100861306 B1 KR 100861306B1
Authority
KR
South Korea
Prior art keywords
film
forming
damascene pattern
diffusion barrier
metal wiring
Prior art date
Application number
KR1020070063251A
Other languages
English (en)
Inventor
정동하
염승진
김백만
이영진
김정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063251A priority Critical patent/KR100861306B1/ko
Priority to US11/940,370 priority patent/US7638425B2/en
Application granted granted Critical
Publication of KR100861306B1 publication Critical patent/KR100861306B1/ko
Priority to US12/619,147 priority patent/US7875979B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선 및 그의 형성방법을 개시하며, 개시된 본 발명에 따른 반도체 소자의 배선은, 반도체 기판의 상부에 형성되며 금속배선이 형성될 다마신 패턴을 갖는 절연막; 상기 다마신 패턴을 매립하도록 형성된 금속배선; 및 상기 금속배선과 절연막 사이에 형성되고, 비정질상의 CrB2막으로 이루어진 확산방지막;을 포함한다.

Description

반도체 소자의 배선 및 그의 형성방법{LINE OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따른 반도체 소자의 배선을 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 반도체 기판 102, 202 : 절연막
104, 204 : 확산방지막 106, 206 : 씨드막
108, 208 : 금속배선 D' : 다마신 패턴
삭제
본 발명은 반도체 소자의 배선 및 그의 형성방법에 관한 것으로, 보다 자세하게는, 확산방지막의 특성을 향상시킨 반도체 소자의 배선 및 그의 형성방법에 관한 것이다.
주지된 바와 같이, 금속배선의 재료로는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하여 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 구리의 경우 배선 형태로 건식 식각하기가 용이하지 않기 때문에, 구리로 금속배선을 형성하기 위해서는 다마신(Damascene)이라는 새로운 공정 기술이 이용된다.
상기 다마신 공정을 이용한 금속배선 형성방법은, 절연막을 식각하여 절연막 내에 금속배선이 형성될 다마신 패턴을 먼저 형성한 후, 상기 다마신 패턴 표면에 금속막의 확산을 방지하기 위한 확산방지막(Diffusion Barrier)을 증착하고 나서, 상기 다마신 패턴을 완전히 매립하도록 구리막을 형성하여 구리 재질의 금속배선을 형성하는 방법이다.
여기서, 상기 확산방지막은 통상 TaN/Ta의 이중막으로 형성하며, 상기 확산방지막 상에 PVD(Physical Vapor Deposition) 방식으로 씨드 구리막을 형성한 후, 상기 구리막을 씨드막으로 하여 전기도금 방식으로 상기 다마신 패턴을 구리막으로 매립한다.
그러나, 종래 기술의 40㎚급 이하의 소자에서는, 소자의 크기가 점점 감소됨에 따라 PVD 방식에 따른 구리막의 형성은 낮은 측면선택비에 의해 한계에 다다르고 있기 때문에, ALD 방식을 이용하여 Ru막을 형성한 후, 전기도금으로 구리막을 형성하고 있지만, 상기와 같이 ALD 방식에 의한 TaN막은 PVD 방식에 의해 형성된 TaN막보다 입자 크기가 크기 때문에 확산방지막으로서의 그 기능을 충분히 수행하지 못하게 된다.
또한, 상기와 같이 ALD 방식에 의해 형성된 TaN막의 비저항은 500μΩ㎝ 정도로 매우 높기 때문에 상기 TaN막에 의한 전체 배선의 저항도 매우 크게 된다.
한편, 상기 TaN막 상에 형성하는 Ru막의 경우 주상정으로 형성되기 때문에 재료적으로는 구리와 혼합되지 않는 매우 안정적인 재료이지만 구조적으로 상기와 같이 주상정으로 형성되기 때문에, 확산방지막으로서는 제 역할을 수행하지 못하게 된다.
따라서, 상기와 같은 확산방지막을 적용한 구리배선은 구리가 반도체 기판으로 확산이 용이하게 되어 전체적인 소자의 특성 및 신뢰성을 저하시키게 된다.
본 발명은, 확산방지막의 특성을 향상시킬 수 있는 반도체 소자의 배선 및 그의 형성방법을 제공한다.
또한, 본 발명은, 확산방지막의 특성을 향상시켜 전체적인 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 배선 및 그의 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 배선은, 반도체 기판의 상부에 형성되며 금속배선이 형성될 다마신 패턴을 갖는 절연막; 상기 다마신 패턴을 매립하도록 형성된 금속배선; 및 상기 금속배선과 절연막 사이에 형성되고, CrB2막으로 이루어진 확산방지막;을 포함한다.
상기 다마신 패턴은 트렌치로 이루어진 싱글(Single) 구조를 갖는다.
상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 듀얼(Dual) 트렌치 구조로 다마신 되어 형성된다.
삭제
상기 금속배선은 구리막으로 이루어진다.
상기 CrB2막은 비정질상으로 형성된다.
상기 확산방지막과 금속배선 사이에 형성된 씨드막을 더 포함한다.
상기 씨드막은 Cr막으로 형성된다.
또한, 본 발명에 따른 반도체 소자의 배선 형성방법은, 반도체 기판 상부에 금속배선이 형성될 다마신 패턴을 갖는 절연막을 형성하는 단계; 상기 다마신 패턴의 표면에 CrB2막으로 이루어진 확산방지막을 형성하는 단계; 및 상기 확산방지막 상에 상기 다마신 패턴을 매립하도록 금속배선을 형성하는 단계;를 포함한다.
상기 다마신 패턴은 트렌치로 이루어진 싱글(Single) 구로조 형성한다.
상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 듀얼(Dual) 구조로 형성한다.
삭제
상기 CrB2막은 Cr(B3H8)2의 소오스를 이용하여 180∼400Å의 온도에서 CVD(Chemical Vapor Deposition) 방식으로 형성한다.
상기 CrB2막은 비정질상으로 형성한다.
상기 확산방지막과 금속배선 사이에 씨드막을 더 형성한다.
상기 씨드막은 Cr막으로 형성한다.
상기 Cr막은 CVD 또는 ALD(Atomic Layer Deposition) 방식으로 형성한다.
상기 금속배선을 형성하는 단계는, 상기 확산방지막 상에 상기 다마신 패턴을 매립하도록 도전막을 형성하는 단계; 및 상기 도전막을 상기 절연막이 노출될 때까지 제거하는 단계;를 포함한다.
상기 금속배선은 구리막으로 형성한다.
상기 구리막은 전기도금 방식으로 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 다마신 공정을 적용한 구리 금속배선 형성시, CVD 또는 ALD 방식을 이용하여 형성한 CrB2막을 확산방지막으로 사용하고, 또한, 상기 CrB2막 상에 CVD 방식을 이용하여 금속배선의 씨드막으로서 Cr막을 형성한다.
이 경우, 본 발명은 측면선택비가 우수한 CVD 또는 ALD 방식을 이용하여 CrB2막을 형성함에 따라 상기 CrB2막이 비정질 박막으로 형성되어 결정립계가 존재하지 않아서 구리 금속배선에서의 구리 성분이 반도체 기판으로 확산되는 것을 최대한 감소시킬 수 있으며, 그래서, 확산방지막의 특성을 향상시킬 수 있다.
또한, 본 발명의 CVD 또는 ALD 방식에 의한 CrB2막은 종래 기술의 ALD 방식에 의한 TaN막에 비해 크게 낮은 비저항의 특성을 갖기 때문에 확산방지막의 특성을 더욱 향상시킬 수 있다.
게다가, 종래의 씨드막인 Ru막과 달리, 상기 CrB2막 상에 Cr막을 형성함으로써, 본 발명은 상기 CrB2막과의 높은 비저항을 갖는 화합물의 생성을 방지할 수 있다.
따라서, 본 발명은 전체적인 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
자세하게, 도 1은 본 발명의 실시예에 따른 반도체 소자의 배선을 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 게이트 및 캐패시터와 같은 하부 구조물이 구비된 반도체 기판(100) 상에 금속배선이 형성될 다마신 패턴(D')을 구비한 절연막(102)이 형성되어 있고, 상기 절연막(102)의 다마신 패턴(D') 표면 상에는 확산방지막(104)으로서 비정질상으로 이루어진 CrB2막이 형성되어 있으며, 상기 확산방지막(104) 상에는 씨드막(106)으로서 Cr막이 형성되어 있다. 그리고, 상기 씨드막(106)을 포함한 확산방지막(104) 상에는 상기 다마신 패턴(D')이 매립되도록 금속배선(108)이 형성되어 있다.
삭제
상기 다마신 패턴(D')은, 듀얼(Dual) 다마신 공정에 형성되는 경우에는 콘택홀 및 트렌치로 이루어진 듀얼 구조로 형성되며, 싱글(Single) 다마신 공정에 형성되는 경우에는 트렌치로 이루어진 싱글 구조로 형성된다. 상기 금속배선(108)은 구리막으로 이루어진다.
이와 같은 본 발명에 따른 반도체 소자의 배선은 결정립계가 존재하지 않는 비정질 박막으로 이루어진 CrB2막이 확산방지막으로 형성됨으로써, 구리 금속배선에서의 구리 성분이 반도체 기판으로 확산되는 것을 최대한 감소시킬 수 있어, 확산방지막의 특성을 향상시킬 수 있다.
또한, 상기 CrB2막 상에 씨드막으로서 Cr막을 형성함으로써 상기 CrB2막과의 높은 비저항을 갖는 화합물의 생성을 방지할 수 있으며, 그래서, 전체적인 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 게이트 및 캐패시터와 같은 소정의 하부 구조물이 형성된 반도체 기판(200) 상에 절연막(202)을 형성한다. 그런다음, 상기 절연막(202) 상에 금속배선이 형성될 다마신 패턴을 형성하기 위한 마스크패턴(도시안됨)을 형성하고, 상기 마스크패턴을 식각마스크로 이용해서 상기 절연막(202)을 식각하여 금속배선이 형성될 홈, 즉, 다마신 패턴(D')을 형성한다. 이어서, 상기 마스크패턴을 제거한다.
여기서, 상기 다마신 패턴(D')은, 듀얼(Dual) 다마신 공정을 이용하는 경우에는 콘택홀 및 트렌치로 이루어진 듀얼 구조로 형성하며, 싱글(Single) 다마신 공정을 이용하는 경우에는 트렌치로 이루어진 싱글 구조로 형성한다.
도 2b를 참조하면, 상기 다마신 패턴(D')의 표면 상에 비정질상으로 이루어진 CrB2막의 확산방지막(204) 및 Cr막의 씨드막(206)을 차례로 형성한다. 상기 CrB2막은 180∼400℃의 온도에서 소오스 가스로서 Cr(B3H8)2를 이용하는 CVD(Chemical Vapor Deposition) 방식을 통해 형성한다.
여기서, 상기 CrB2막은 헥사고날(Hexagonal) 구조를 가지며, 용융점이 2200℃ 정도인 매우 안정적인 화합물이다. 또한, 상기 CrB2막은 벌크(Bulk) 상태의 비저항이 56μΩ㎝ 정도로 종래의 TaN(252μΩ㎝)에 비해 20% 정도로 크게 낮으므로 확산방지막의 특성을 개선할 수 있다.
게다가, Cr(B3H8)2를 소오스로 이용하는 CVD 공정을 통해 형성된 CrB2막은 비정질 구조로 가지며, 이와 같은 비정질 구조의 CrB2막은 확산의 주요 원인이 되는 결정립계(Grain boundary)가 존재하지 않기 때문에, 확산방지막으로서의 특성을 향상시킬 수 있다.
또한, 상기 CVD 방식을 이용하여 형성하는 CrB2막의 경우 비정질 구조로 형성됨에도 불구하고 증착하는 온도 영역에 따라서 100∼200μΩ㎝로 종래의 ALD 방식을 이용하여 형성하는 TaN막에 비해 크게 낮은 비저항을 갖는다.
상기 씨드막(206)인 Cr막은 CVD 또는 ALD(Atomic Layer Deposition) 방식으로 형성하며, 이러한 Cr막은 상기 하지층인 CrB2막과 같은 계열의 막이므로, 상기 CrB2막과 비저항 화합물의 형성을 원천적으로 방지할 수 있다.
한편, 상기 Cr막(206)의 비저항은 종래에 사용하는 Ru막(비저항 7.13μΩ㎝)의 비저항에 비해 조금 높은 12.9μΩ㎝이지만, 이는 후속의 전기도금 방식에 의한 구리막의 증착을 위한 씨드(Seed)막의 역할을 수행하기에는 충분한 정도이다.
또한, Cr에 대해 Cu는 전혀 고용되지 않고 Cu에 대한 Cr의 고용도는 1000℃에서는 0.4% 이하 그리고 400℃에서는 0.1% 이하로 매우 낮기 때문에, 상기와 같이 전기도금 방식을 위한 Cu막의 씨드 막 역할 이외에도 Cu의 확산방지막으로도 매우 효과적으로 사용될 수 있다.
도 2c를 참조하면, 상기 씨드막(206)을 포함한 확산방지막(204) 상에 상기 다마신 패턴(D')을 매립하도록 도전막(208a)을 형성한다. 상기 도전막(208a)은 구리막과 같은 물질로 형성한다.
도 2d를 참조하면, 상기 도전막 및 확산방지막(204)을 상기 절연막(202)이 노출될 때까지 CMP로 제거하여 금속배선(208)을 형성한다.
전술한 바와 같이, 본 발명은 측면선택비가 우수한 CVD 또는 ALD 방식을 이용하여 CrB2막을 형성함으로써, 확산방지막의 특성을 향상시킬 수 있고, 종래 기술의 ALD 방식에 의한 TaN막에 비해 상기 CrB2막이 크게 낮은 비저항의 특성을 가지므로, 확산방지막의 특성을 더욱 향상시킬 수 있다.
게다가, 상기 CrB2막 상에 씨드막으로서 Cr막을 형성함으로써, 상기 CrB2막과의 높은 비저항을 갖는 화합물의 생성을 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있 다.
이상에서와 같이 본 발명은, 다마신 공정을 적용한 구리 금속배선 형성시, 측벽선택비가 우수한 CVD 또는 ALD 방식을 이용하여 CrB2막의 확산방지막 및 금속배선의 씨드막으로 Cr막을 형성함으로써, 구리 금속배선에서의 구리 성분이 반도체 기판으로 확산되는 것을 최대한 감소시킬 수 있어, 그래서, 확산방지막의 특성을 향상시킬 수 있으며, ALD 방식에 의해 형성되는 TaN막에 비해 낮은 비저항의 특성을 가지므로, 확산방지막의 특성을 더욱 향상시킬 수 있다.
게다가, 본 발명은 CrB2막 상에 Cr막을 형성함으로써, 상기 CrB2막과의 높은 비저항을 갖는 화합물의 생성을 방지할 수 있다.
따라서, 본 발명은 전체적인 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.

Claims (20)

  1. 반도체 기판의 상부에 형성되며, 금속배선이 형성될 다마신 패턴을 갖는 절연막;
    상기 다마신 패턴을 매립하도록 형성된 금속배선; 및
    상기 금속배선과 절연막 사이에 형성되고, 비정질상의 CrB2막으로 이루어진 확산방지막;
    을 포함하는 것을 특징으로 하는 반도체 소자의 배선.
  2. 제 1 항에 있어서,
    상기 다마신 패턴은 트렌치로 이루어진 싱글(Single) 구조를 갖는 것을 특징으로 하는 반도체 소자의 배선.
  3. 제 1 항에 있어서,
    상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 듀얼(Dual) 구조를 갖는 것을 특징으로 하는 반도체 소자의 배선.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 금속배선은 구리막으로 이루어진 것을 특징으로 하는 반도체 소자의 배선.
  6. 삭제
  7. 반도체 기판의 상부에 형성되며, 금속배선이 형성될 다마신 패턴을 갖는 절연막;
    상기 다마신 패턴을 매립하도록 형성된 금속배선;
    상기 금속배선과 절연막 사이에 형성되고, CrB2막으로 이루어진 확산방지막; 및
    상기 확산방지막과 금속배선 사이에 형성된 Cr막으로 이루어진 씨드막;
    을 포함하는 것을 특징으로 하는 반도체 소자의 배선.
  8. 삭제
  9. 반도체 기판 상부에 금속배선이 형성될 다마신 패턴을 갖는 절연막을 형성하는 단계;
    상기 다마신 패턴의 표면에 비정질상의 CrB2막으로 이루어진 확산방지막을 형성하는 단계; 및
    상기 확산방지막 상에 상기 다마신 패턴을 매립하도록 금속배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  10. 제 9 항에 있어서,
    상기 다마신 패턴은 트렌치로 이루어진 싱글(Single) 구조로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  11. 제 9 항에 있어서,
    상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 듀얼(Dual) 구조로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  12. 삭제
  13. 제 9 항에 있어서,
    상기 CrB2막은 Cr(B3H8)2의 소오스를 이용하여 180∼400Å의 온도에서 CVD(Chemical Vapor Deposition) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  14. 삭제
  15. 반도체 기판 상부에 금속배선이 형성될 다마신 패턴을 갖는 절연막을 형성하는 단계;
    상기 다마신 패턴의 표면에 CrB2막으로 이루어진 확산방지막을 형성하는 단계;
    상기 확산방지막 상에 Cr막으로 이루어진 씨드막을 형성하는 단계; 및
    상기 씨드막 상에 상기 다마신 패턴을 매립하도록 금속배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 Cr막은 CVD 또는 ALD(Atomic Layer Deposition) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  18. 제 15 항에 있어서,
    상기 금속배선을 형성하는 단계는,
    상기 확산방지막 상에 상기 다마신 패턴을 매립하도록 도전막을 형성하는 단계; 및
    상기 도전막을 상기 절연막이 노출될 때까지 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  19. 제 15 항에 있어서,
    상기 금속배선은 구리막으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  20. 제 19 항에 있어서,
    상기 구리막은 전기도금 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1020070063251A 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법 KR100861306B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070063251A KR100861306B1 (ko) 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법
US11/940,370 US7638425B2 (en) 2007-06-26 2007-11-15 Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same
US12/619,147 US7875979B2 (en) 2007-06-26 2009-11-16 Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063251A KR100861306B1 (ko) 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법

Publications (1)

Publication Number Publication Date
KR100861306B1 true KR100861306B1 (ko) 2008-10-01

Family

ID=40152602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063251A KR100861306B1 (ko) 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법

Country Status (2)

Country Link
US (2) US7638425B2 (ko)
KR (1) KR100861306B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161667B1 (ko) * 2008-12-30 2012-07-03 에스케이하이닉스 주식회사 반도체 소자의 금속배선 및 그 형성방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3525453A (en) * 1968-11-07 1970-08-25 Lee Co Sealing plug assembly
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US5544626A (en) * 1995-03-09 1996-08-13 Ford Motor Company Finger follower rocker arm with engine valve deactivator
US5853093A (en) * 1997-05-22 1998-12-29 Neiger; Eliezer Reclosable, two-part cap assembly for soda bottles
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6497207B2 (en) * 2000-10-20 2002-12-24 Delphi Technologies, Inc. Deactivation roller hydraulic valve lifter
US6615782B1 (en) * 2002-04-12 2003-09-09 Delphi Technologies, Inc. Two-step finger follower rocker arm
US6668775B2 (en) * 2002-04-12 2003-12-30 Delphi Technologies, Inc. Lock-pin cartridge for a two-step finger follower rocker arm
US6997152B2 (en) * 2002-04-29 2006-02-14 Delphi Technologies, Inc. Lock-pin cartridge for a valve deactivation rocker arm assembly
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US6925978B1 (en) * 2004-08-24 2005-08-09 Delphi Technologies, Inc. Two-step roller finger cam follower having angled lock pin
US6966291B1 (en) * 2004-10-28 2005-11-22 Delphi Technologies, Inc. Latch timing mechanism for a two-step roller finger cam follower
US7592254B2 (en) * 2005-11-01 2009-09-22 The Board Of Trustees Of The University Of Illinois Methods for coating and filling high aspect ratio recessed features
US7582558B2 (en) * 2006-07-14 2009-09-01 Intel Corporation Reducing corrosion in copper damascene processes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Orlando Auciello et al, Multicomponent and Multilayered Thin Films for Advanced Microtechnologies*

Also Published As

Publication number Publication date
US7638425B2 (en) 2009-12-29
US7875979B2 (en) 2011-01-25
US20090001580A1 (en) 2009-01-01
US20100059890A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
US7875977B2 (en) Barrier layers for conductive features
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US7309653B2 (en) Method of forming damascene filament wires and the structure so formed
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
US6998342B2 (en) Electronic device manufacturing method
US9299643B2 (en) Ruthenium interconnect with high aspect ratio and method of fabrication thereof
JP5089850B2 (ja) 半導体装置
US7105928B2 (en) Copper wiring with high temperature superconductor (HTS) layer
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR101141214B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100562985B1 (ko) 반도체 소자의 금속배선 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100861306B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
van der Veen et al. Hybrid Metallization with Cu in sub 30nm Interconnects
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101132700B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100784106B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee