CN105336712A - 一种半导体芯片及其制作方法 - Google Patents

Abstract

本发明公开了一种半导体芯片及其制作方法，用以实现减小钝化层机械应力，提升半导体芯片可靠性的目的。所述半导体芯片，包括半导体衬底、器件层和顶层金属层，该半导体芯片还包括依次位于所述顶层金属层上的第一钝化层、用作平坦层的旋涂硅玻璃SOG层和第二钝化层，且所述顶层金属层的上方区域不覆盖所述旋涂硅玻璃SOG。

Description

一种半导体芯片及其制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体芯片及其制作方法。

背景技术

可动离子电荷是广泛存在于半导体芯片中的一种杂质污染，半导体芯片的制造过程中会不可避免地混入一些可动离子。其主要成分为碱金属离子，如钠(Na)离子和钾(K)离子等，这种杂质可以在SiO2薄膜中自由移动。可动离子在电场、机械应力、温度的作用下在氧化层中移动，从而引发半导体器件参数漂移，如晶体管的阈值电压，高压器件的击穿电压等的电压漂移。而当可动离子电荷的污染使半导体器件参数缓慢退化，最终导致电路参数超过其限定值时，将可能导致半导体器件损毁失效。在半导体制造中，在形成顶层金属层后，为了防止该金属层被水汽、可动离子电荷等污染，通常在顶层金属层形成后会在表面形成一层钝化层(passivation)，例如氮化硅(SiN)薄膜层或二氧化硅(SiO2)薄膜层。通常SiN薄膜层的硬度较大，产生的应力也较大，但它阻止外界水汽和杂质污染的效果较好。而SiO2薄膜层的硬度较小，产生的应力也相对较小，但它阻止外界水汽和杂质污染的效果不如SiN薄膜层。

如图1所示，现有技术在半导体衬底10上完成所有前段工艺的器件制造，生成器件层11，前段工艺的器件制造与目前半导体制造器件层的工艺相同，且器件层的具体制造过程不是本发明的重点，因此这里不作详细的论述。接着，在器件层11的表面沉积一层金属层，并通过光刻和刻蚀等步骤，将金属层中没有被光刻胶覆盖的金属层刻蚀掉，保留被光刻胶覆盖的金属层，该金属层作为半导体器件的顶层金属层12。随后在顶层金属层12上沉积一层钝化层13，钝化层13的主要作用为防止顶层金属层12被水汽、可动离子等污染，或者被机械损伤而导致芯片损坏。沉积钝化层13的方法可以是等离子体增强化学气相沉积(PlasmaEnhancedChemicalVaporDeposition，PECVD)或常压化学气相沉积(AtmosphericPressureChemicalVaporDeposition，APCVD)方法，钝化层13为SiO2薄膜层或SiN薄膜层，钝化层13的厚度通常为到

现有技术在某些半导体芯片的制造过程中，为了防止SiN钝化层产生的应力和电荷对顶层金属层带来的损伤，通常会在顶层金属层和最外层的SiN钝化层中间生长一层应力较小的缓冲层，例如SiO2薄膜层。为进一步减小应力，可以在SiO2中掺入2％-6％的磷(P)元素，使SiO2的硬度变得更低，且可以通过SiO2中的P元素来吸附和固定金属离子，提升器件可靠性。

具体地，如图2所示，在制作完顶层金属层12后，在顶层金属层12上制作的钝化层为双层钝化层。在顶层金属层12上沉积第一钝化层21，在第一钝化层21上沉积第二钝化层22。其中，第一钝化层21为氧化层，如为SiO2薄膜层，其厚度通常为到第二钝化层22为SiN薄膜层，其厚度通常为到

现有技术中不论是单层钝化层还是双层钝化层，钝化层都会紧贴着顶层金属层生长，由于顶层金属层的形貌呈台阶状，根据台阶的高低起伏，不同形貌产生的局部应力也不同。在半导体芯片使用过程中，半导体芯片可能会发热，由于钝化层和金属层的涨缩系数不同，因此在钝化层和金属层之间会产生较大的机械应力，高机械应力将诱发可动离子电荷的聚集，产生不希望有的界面态，影响器件的参数和可靠性，严重时甚至会导致钝化层的开裂，顶层金属层越厚，钝化层带来的机械应力也越大。

综上所述，现有技术对于某些顶层金属层较厚，或者工作温度较高的半导体芯片，采用传统的钝化层结构，将带来可靠性降低的问题。

发明内容

本发明实施例提供了一种半导体芯片及其制作方法，用以实现减小钝化层机械应力，提升半导体芯片可靠性的目的。

本发明实施例提供的一种半导体芯片，包括半导体衬底、器件层和顶层金属层，其中，所述半导体芯片还包括依次位于所述顶层金属层上的第一钝化层、用作平坦层的旋涂硅玻璃SOG层和第二钝化层，且所述顶层金属层的上方区域不覆盖所述旋涂硅玻璃SOG。

由本发明实施例提供的半导体芯片，由于旋涂硅玻璃SOG较为疏松，容易吸收水汽，因此旋涂硅玻璃SOG层不能直接制作在顶层金属层上，同时由于顶层金属层的形貌呈高低起伏的台阶状，因此需要在顶层金属层和旋涂硅玻璃SOG层之间制作一层应力较小的第一钝化层，但应力较小的第一钝化层在半导体芯片使用过程中隔绝外界污染的能力较差，因此还需要制作隔绝外界污染能力较强的第二钝化层，在半导体芯片使用过程中，半导体芯片可能会发热，由于位于顶层的第二钝化层下方存在用作平坦层的旋涂硅玻璃SOG层，因此位于顶层的第二钝化层相对现有技术的顶层钝化层的结构变得更为平滑，产生的机械应力也更小，可以防止顶层钝化层因为机械应力过大而开裂的情况，进而提升半导体芯片的可靠性。

较佳地，所述第一钝化层的材料为二氧化硅SiO2。

这样，将SiO2层用作第一钝化层，在实际生产中制作技术成熟，制作得到的钝化层稳定，且原材料选取简单，成本较低。

较佳地，所述SiO2为正硅酸乙脂二氧化硅TEOS，或无掺杂硅玻璃USG，或磷硅玻璃PSG，或富硅氧化物SRO。

这样，当SiO2为正硅酸乙脂二氧化硅TEOS，或无掺杂硅玻璃USG，或磷硅玻璃PSG，或富硅氧化物SRO时，在实际生产中更加方便、简单。

较佳地，所述第二钝化层的材料与所述第一钝化层的材料相同。

这样，当第二钝化层的材料与所述第一钝化层的材料相同时，在实际生产中制作得到的第二钝化层稳定，且原材料选取简单，成本较低。

较佳地，所述半导体芯片还包括位于第二钝化层上的第三钝化层，所述第二钝化层和所述第三钝化层的材料不同。

这样，当所述半导体芯片还包括位于第二钝化层上的第三钝化层时，能够更好的隔绝外界对半导体芯片的污染。

较佳地，所述第三钝化层的材料为氮化硅SiN。

这样，当第三钝化层的材料为氮化硅SiN时，在半导体芯片的使用过程中能够很好的阻止外界水汽和杂质的污染。

本发明实施例还提供了一种上述半导体芯片的制作方法，该方法包括：

在半导体衬底上制作器件层，在器件层上制作顶层金属层；

在所述顶层金属层上沉积第一钝化层，在第一钝化层上涂覆用作平坦层的旋涂硅玻璃SOG，所述旋涂硅玻璃SOG不覆盖所述顶层金属层；

在所述旋涂硅玻璃SOG上沉积第二钝化层。

由于本发明实施例提供的上述半导体芯片的制作方法，由于用该方法制作得到上面的半导体芯片，因此用该方法制作得到的半导体芯片的可靠性也得到了很大的提升，同时，该方法适用性极广，可适用于几乎所有的半导体制造工艺。

较佳地，所述方法还包括：

在所述第二钝化层上沉积第三钝化层，所述第二钝化层和所述第三钝化层的材料不同。

这样，当在第二钝化层上沉积第三钝化层后，能够更好的隔绝外界对半导体芯片的污染。

较佳地，所述在第一钝化层上涂覆旋涂硅玻璃SOG后，所述方法还包括：用炉管对涂覆的旋涂硅玻璃SOG进行烘干，炉管温度为350℃到450℃。

这样，由于SOG为液态，为了使用方便，必须将液态的SOG烘干，炉管温度为350℃到450℃时，有利于SOG的烘干，且该温度不会给炉管造成较大的使用压力。

较佳地，对涂覆的旋涂硅玻璃SOG进行烘干的过程中，炉管内通入氮气N2。

这样，炉管内通入氮气N2作为保护气体，能够有效的防止在烘干过程中SOG的性质发生变化。

较佳地，所述旋涂硅玻璃SOG不覆盖所述顶层金属层，包括：

通过各向异性刻蚀的方法对烘干后的旋涂硅玻璃SOG进行刻蚀，去除顶层金属层上方的旋涂硅玻璃SOG。

这样，由于SOG成分与其它的氧化层相比较疏松，如果在金属层上方还保留有SOG的时候，很容易导致SOG顶部及底部的介质层分层，进而容易导致半导体器件失效。

较佳地，所述各向异性刻蚀为等离子体干法刻蚀。

这样，通过等离子体干法刻蚀去除顶层金属层上方的旋涂硅玻璃SOG，在实际生产中更加方便、易行。

较佳地，所述等离子体干法刻蚀过程中通入的刻蚀气体为含氟F元素的气体。

这样，含氟F元素的气体在刻蚀过程中，对SOG及SOG下面的介质的刻蚀速率基本相同，在刻蚀的时候能够保持芯片表面的平整度，起到平坦化的效果。

较佳地，干法刻蚀后所述方法还包括：对旋涂硅玻璃SOG进行高能量离子注入。

这样，对旋涂硅玻璃SOG进行高能量离子注入后，会在SOG的表面形成致密的SOG层，对SOG进行致密化后，SOG的性质与其上下的氧化层介质更接近，减小介质分层的概率。

附图说明

图1为现有技术的半导体芯片结构示意图；

图2为现有技术的另一半导体芯片结构示意图；

图3为本发明实施例提供的一种半导体芯片的制作方法流程图；

图4-图10分别为本发明实施例提供的一种半导体芯片在制作过程中的不同阶段的结构示意图。

具体实施方式

本发明实施例提供了一种半导体芯片及其制作方法，用以实现减小钝化层机械应力，提升半导体芯片可靠性的目的。

如图3所示，本发明具体实施例提供了一种半导体芯片的制作方法，所述方法包括：

S301、在半导体衬底上制作器件层，在器件层上制作顶层金属层；

S302、在所述顶层金属层上沉积第一钝化层，在第一钝化层上涂覆用作平坦层的旋涂硅玻璃SOG，所述旋涂硅玻璃SOG不覆盖所述顶层金属层；

S303、在所述旋涂硅玻璃SOG上沉积第二钝化层。

较佳地，本发明具体实施例提供的半导体芯片的制作方法还包括在第二钝化层上沉积第三钝化层，所述第二钝化层和所述第三钝化层的材料不同。

下面结合附图详细介绍本发明具体实施例提供的半导体芯片的制作方法。

如图4所示，在半导体衬底10上完成所有前段工艺的器件制造，生成器件层11，在器件层11上制作顶层金属层12，器件层11和顶层金属层12的制作与现有技术相同，在此不予赘述。其中，半导体衬底10可以为单晶、多晶或非晶结构的硅Si或硅锗SiGe，也可以是绝缘体上硅SOI。

如图5所示，本发明具体实施例在顶层金属层12上通过PECVD的方法沉积一层SiO2薄膜层，沉积方法不限于PECVD的方法，还可以是其它沉积方法，如可以是APCVD的方法。该SiO2薄膜层作为半导体芯片的第一钝化层51，第一钝化层51的厚度为到本发明具体实施例并不对第一钝化层的厚度作具体限定，在实际生产中，可以根据不同的工艺需求对第一钝化层的厚度进行调节。优选地，第一钝化层51为正硅酸乙脂二氧化硅TEOS，或无掺杂硅玻璃USG，或磷硅玻璃PSG，或富硅氧化物SRO等，这里，磷硅玻璃PSG中磷的含量为2％到6％。

如图6所示，本发明具体实施例在第一钝化层51上涂覆旋涂硅玻璃(SpinOnGlass，SOG)，SOG的形态为液态，这种液态的硅玻璃会将所有的金属与金属之间的间隙填平，SOG的涂覆厚度为到本发明具体实施例并不对SOG的涂覆厚度作具体限定，在实际生产中，可以根据不同的工艺需求对SOG的涂覆厚度进行调节。涂覆SOG后，通过炉管将SOG烘干，炉管的温度为350℃到450℃，本发明具体实施例并不对炉管的温度作具体限定，在实际生产中，可以根据不同的工艺需求对炉管的温度进行调节。对SOG进行烘干的过程中，炉管内通入氮气N2等气体，本发明具体实施例中的烘烤时间在30分钟以上。烘干后形成图6所示的SOG61。

如图7所示，本发明具体实施例通过各向异性刻蚀的方法使顶层金属层12的上方区域不覆盖SOG，优选地，通过对烘干后的SOG进行等离子体干法刻蚀，去除顶层金属层12上方的SOG，保证顶层金属层12上方区域没有SOG残存，但需要保留顶层金属层12间隙中的SOG以达到平坦化的效果。优选地，本发明具体实施例中等离子体干法刻蚀过程中通入的刻蚀气体为含氟F元素的气体，如刻蚀气体可以是四氟化碳CF4、氟化硫SF6、六氟化二碳C2F6等。

如图8所示，本发明具体实施例对图7形成的SOG61进行高能量离子注入，通过离子注入可以将疏松的SOG61致密化，形成致密的SOG610，本发明具体实施例中致密的SOG610的厚度为到最终SOG的性质与第一钝化层51的性质相近。本发明具体实施例中离子注入的元素可以是氩Ar元素、砷As元素、磷P元素等元素，离子注入的能量为80Kev到300Kev。

如图9所示，本发明具体实施例在图8所示的SOG61上通过PECVD的方法沉积一层SiO2薄膜层，沉积方法不限于PECVD的方法，还可以是其它沉积方法，如可以是APCVD的方法。该SiO2薄膜层作为半导体芯片的第二钝化层52，第二钝化层52的厚度为到本发明具体实施例并不对第二钝化层的厚度作具体限定，在实际生产中，可以根据不同的工艺需求对第二钝化层的厚度进行调节。优选地，第二钝化层52的材料与第一钝化层51的材料相同，即第二钝化层52也为正硅酸乙脂二氧化硅TEOS，或无掺杂硅玻璃USG，或磷硅玻璃PSG，或富硅氧化物SRO等，这里，磷硅玻璃PSG中磷的含量为2％到6％。

本发明具体实施例中的SOG主要是用来进行间隙填充来达到半导体芯片平坦化的效果。SOG通常有两种类型：有机SOG和无机SOG。有机SOG通常基于硅氧烷，无机SOG通常基于硅酸盐。有机硅氧烷SOG吸水性强，不能承受等离子体。无机硅酸盐SOG经过热处理之后的性质变成类SiO2膜，不会吸收多余的水汽，且稳定。在热处理过程中，SOG都会有一定程度的收缩。SOG相对于常规生长的SiO2膜层更为疏松，更易吸附水汽，通常在涂覆SOG之前必须生长一层SiO2层，防止SOG直接与金属接触，此SiO2层称为“垫氧层”，而在SOG的顶部会再生长一层SiO2层保护SOG，这层SiO2层称之为“帽氧层”。本发明具体实施例中的第一钝化层可以作为“垫氧层”，第二钝化层可以作为“帽氧层”。

如图10所示，本发明具体实施例在图9所示的第二钝化层52上通过PECVD的方法沉积一层SiN薄膜层，沉积方法不限于PECVD的方法，还可以是其它沉积方法，如可以是APCVD的方法。该SiN薄膜层作为半导体芯片的第三钝化层53，第三钝化层53的厚度为到本发明具体实施例并不对第三钝化层的厚度作具体限定，在实际生产中，可以根据不同的工艺需求对第三钝化层的厚度进行调节。本发明具体实施例制作得到的SiN薄膜层的折射率在1.8-2.2之间，应力在-1000Mpa到-10Mpa之间。

参见图10，本发明具体实施例还提供了一种用上述方法制作得到的半导体芯片，该半导体芯片包括半导体衬底10、器件层11和顶层金属层12，其中，半导体芯片还包括依次位于顶层金属层12上的第一钝化层51、用作平坦层的SOG61层和第二钝化层52，且顶层金属层12的上方区域不覆盖SOG。优选地，本发明具体实施例中的半导体芯片还包括位于第二钝化层52上的第三钝化层53，其中，第二钝化层52和第三钝化层53的材料不同。

综上所述，本发明具体实施例制作得到的半导体芯片最上面的SiN钝化层相对现有技术的钝化层，其结构变得更为平滑，产生的机械应力更小，由于该应力较小，因此不会施加或传递到底部的器件层，不会影响器件的参数变化，不会发生开裂等现象，从而可以显著改善半导体芯片的可靠性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种半导体芯片，包括半导体衬底、器件层和顶层金属层，其特征在于，所述半导体芯片还包括依次位于所述顶层金属层上的第一钝化层、用作平坦层的旋涂硅玻璃SOG层和第二钝化层，且所述顶层金属层的上方区域不覆盖所述旋涂硅玻璃SOG。

2.根据权利要求1所述的半导体芯片，其特征在于，所述第一钝化层的材料为二氧化硅SiO2。

3.根据权利要求2所述的半导体芯片，其特征在于，所述SiO2为正硅酸乙脂二氧化硅TEOS，或无掺杂硅玻璃USG，或磷硅玻璃PSG，或富硅氧化物SRO。

4.根据权利要求1所述的半导体芯片，其特征在于，所述第二钝化层的材料与所述第一钝化层的材料相同。

5.根据权利要求1所述的半导体芯片，其特征在于，所述半导体芯片还包括位于第二钝化层上的第三钝化层，所述第二钝化层和所述第三钝化层的材料不同。

6.根据权利要求5所述的半导体芯片，其特征在于，所述第三钝化层的材料为氮化硅SiN。

7.一种半导体芯片的制作方法，其特征在于，所述方法包括：

在半导体衬底上制作器件层，在器件层上制作顶层金属层；

在所述顶层金属层上沉积第一钝化层，在第一钝化层上涂覆用作平坦层的旋涂硅玻璃SOG，所述旋涂硅玻璃SOG不覆盖所述顶层金属层；

在所述旋涂硅玻璃SOG上沉积第二钝化层。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

在所述第二钝化层上沉积第三钝化层，所述第二钝化层和所述第三钝化层的材料不同。

9.根据权利要求7所述的方法，其特征在于，所述在第一钝化层上涂覆旋涂硅玻璃SOG后，所述方法还包括：用炉管对涂覆的旋涂硅玻璃SOG进行烘干，炉管温度为350℃到450℃。

10.根据权利要求9所述的方法，其特征在于，对涂覆的旋涂硅玻璃SOG进行烘干的过程中，炉管内通入氮气N2。

11.根据权利要求7所述的方法，其特征在于，所述旋涂硅玻璃SOG不覆盖所述顶层金属层，包括：

通过各向异性刻蚀的方法对烘干后的旋涂硅玻璃SOG进行刻蚀，去除顶层金属层上方的旋涂硅玻璃SOG。

12.根据权利要求11所述的方法，其特征在于，所述各向异性刻蚀为等离子体干法刻蚀。

13.根据权利要求12所述的方法，其特征在于，所述等离子体干法刻蚀过程中通入的刻蚀气体为含氟F元素的气体。

14.根据权利要求13所述的方法，其特征在于，等离子体干法刻蚀后所述方法还包括：对旋涂硅玻璃SOG进行高能量离子注入。