CN1399314A - 制备无孔洞的金属间介电层的方法 - Google Patents
制备无孔洞的金属间介电层的方法 Download PDFInfo
- Publication number
- CN1399314A CN1399314A CN 01120661 CN01120661A CN1399314A CN 1399314 A CN1399314 A CN 1399314A CN 01120661 CN01120661 CN 01120661 CN 01120661 A CN01120661 A CN 01120661A CN 1399314 A CN1399314 A CN 1399314A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- oxide layer
- preparation according
- metal intermetallic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种制备无孔洞的金属间介电层的方法。以高密度电浆化学气相沉积法沉积一氧化层覆盖住半导体基底上的金属导线，且其中氧化层在金属导线的上方形成隆起状；接着对氧化层施以一电浆处理程序，以去除氧化层中的隆起部分。经过电浆处理后的氧化层具有较平顺的表面，因此便可在其上沉积一层阶梯覆盖良好且无孔洞的牺牲介电层。具有可以防止杂质陷在孔洞中影响元件的可靠度，制造成本较低及提升产能的功效。
Description
技术领域
本发明是有关于一种形成介电层的半导体制程技术，特别有关于一种制备无孔洞的金属间介电层的方法，即以高密度电浆化学气相沉积法(HighDensity Plasma CVD；HD PCVD)制备无孔洞结构的介电层制程。
背景技术
众所周知，金属内连线结构为ULSI积体电路中一个极重要的部分。金属内连线结构通常包含有金属导线以及介层栓塞(vias)。介层栓塞的作用是用来上下连接金属导线与其他的导电构件。通常高精密度的IC中，可能包含有多数层的金属内连线结构来传递多数位讯号、类比讯号或偏压等。
在金属化制程中，当以蚀刻定义出金属导线后，一般都会在金属导线上覆盖一层介电层以作为绝缘。此介电层一般称为金属间介电层(IMD)或内层介电层(ILD)，通常由多数个氧化层所构成，例如，在许多制程中，此介电层都会包含一层厚氧化层以及一层较薄的覆盖氧化层(cap oxide)。
随着元件积集度的提高，相邻金属线的间的间隙的高宽比(aspectratio)也随着增加，而传统的化学气相沉积法，往往因为填沟(gap filling)能力不足，而造成填充不完全或孔洞等缺陷。
在现有的沉积技术中，由于高密度电浆化学气相沉积法(HDPCVD)所沉积的氧化层具有良好的填沟能力，因此，非常适合用来作为填充金属导线之间高深宽比的间隙。尽管如此，要将HDPCVD氧化层用在实际的制程上仍有一些困难需要克服。
图1-图2为传统技术在金属导线上制作金属间介电层的流程。图1表示在基底100上形成有多数个金属线102。基底100包含半导体晶圆、晶圆上的主动元件与被动元件、以及晶圆上的各种沉积层。间言之，基底100包括半导体晶圆上所形成的元件以及覆盖在晶圆上的各种沉积层。金属导线102通常由铜或铝所构成。在金属导线102的下则形成有一阻障层101，其材质通常为氮化钛(TiN)、硅化钛(TiSi)或钛钨(Tiw)合金。阻障层101的作用是为了避免硅与铝之间的交互作用，例如交互扩散。另外，在金属导线102的上则形成有一保护层103，例如氮化硅层。如熟悉此技艺者所知，保护层103具有多项功能，其中包括作为定义金属导线102时的抗反射涂层。在保护层103与金属导线102的上则沉积有一HDPCVD氧化层104。HDPCVD氧化层是利用沉积-溅击的机制来达到高填沟能力。由于所沉积的氧化层在靠近间隙的部分比较容易被蚀刻而溅击填入间隙中，因而提高了填沟能力。HDPCVD制程的特征除了具有高度的填沟能力之外，还会在金属导线102的上方形成尖锐的隆起(sharp ridges)，从剖面图2看为三角形。
然而，相关的实验显示出：以这样的方式制作金属间介电层并不能完全杜绝孔洞的形成。如图2所示，HDPCVD氧化层104表面上尖锐的突起，会使得后续沉积在其上的牺牲氧化层105形成孔洞106。这种现象是主要因为HDPCVD氧化层104表面的突起会使得沉积在此处的氧化层阶梯覆盖程度变差。所形成的孔洞106将造成整个金属间介电层的完整度降低。
此外，后续所进行的平坦化步骤，如化学机械研磨，可能会将原本包覆在介电层中的孔洞106露出，导致研磨用的化学材料或聚合过的蚀刻副产物陷入孔洞106之中，而污染物一旦陷入孔洞106的中，便很难加以去除，这将会降低后续制程的优良率。
为了解决上述问题，现有技术中是将HDPCVD氧化层的厚度增加，随着HDPCvD氧化层沉积的厚度增加，HDPCVD氧化层的表面便会逐渐自行平坦，且的前的隆起部分将会逐渐消失。但不幸的是：HDPCvD氧化层的沉积速率非常慢，而且制程成本非常高。换句话说，这样的方式会严重牺牲产能并增加成本。
针对上述缺陷，本发明人提出本发明的一种制备无孔洞的金属间介电层的方法，其可解决传统技术的问题，但又不必牺牲产能与增加成本。
发明内容
本发明的主要目的是提供一种制备无孔洞的金属间介电层的方法，通过在沉积完HDPCVD氧化层后，进行一电浆处理程序以去除HDPCVD氧化层中尖锐的隆起部分，如此一来，后续沉积的牺牲介电层便可得到良好的阶梯覆盖率。达到提高元件的可靠度的目的。
本发明的第二目的是提供一种制备无孔洞的金属间介电层的方法，就是在不牺牲产能的前提下，提供一种制备无孔洞的金属间介电层的方法。
本发明的目的第三目的是提供一种制备无孔洞的金属间介电层的方法，在不增加实质制程成本的前提下，此电浆处理程序可与HDPCVD沉积程序in-situ进行，以提升产能；由于本发明的方法不需要让HDPCVD氧化物将金属导线之间的间隙填满，达到可以进一步缩短HDPCVD的沉积时间以提高产能的目的。
本发明的目的是这样实现的：一种制备无孔洞的金属间介电层的方法，包括形成有多数个金属导线的半导体基底，其特征是：它包括如下步骤：
(1)以高密度电浆化学气相沉积法沉积一氧化层覆盖住该金属导线，且该氧化层在该金属导线的上方形成隆起状；
(2)对该氧化层施以一电浆处理程序，以去除该氧化层的隆起部分；
(3)沉积一介电层于该氧化层之上。
该金属导线之间具有间隙，且该氧化层完全填入该间隙。该金属导线之间具有间隙，且该氧化层部分填入该间隙。该电浆处理程序是使用一惰气电浆。该惰气电浆是选自下列至少一种：Ar、He、N2。该电浆处理程序是使用一反应性气体电浆。该反应性气体电浆是选自下列至少一种：O2、N2O。该电浆处理程序是与该高密度电浆化学气相沉积in-situ进行。该氧化层的隆起部分具有三角形的剖面形状。该氧化层经过电浆处理程序后，在该些金属导线上方的部分具有梯形的剖面形状。该介电层为氧化硅材质。
另一种制备无孔洞的金属间介电层的方法，包括形成有多数个金属导线的半导体基底，且该金属导线之间具有间隙，其特征是：它包括如下步骤：
(1)以高密度电浆化学气相沉积法沉积一氧化层覆盖住该金属导线，该氧化层部分填入该间隙，且在该金属导线的上方形成隆起状；
(2)对该氧化层施以一电浆处理程序，以去除该氧化层的隆起部分；
(3)沉积一介电层于该氧化层上；
(4)将该介电层平坦化。
该氧化层经过电浆处理程序后，在该金属导线上方的部分具有梯形的剖面形状。该介电层包含一旋涂式玻璃层。该介电层包含一电浆增益化学气相沉积法所形成的氧化层。该介电层是以化学机械研磨法将其平坦化。
为让本发明的目的、特征和优点能更明显易懂，下面结合较佳实施例，并配合附图详细说明如下：
附图说明
图1-图2是传统制作金属间介电层的流程以及所造成的缺陷的示意图。
图3-图9是本发明的制作无孔洞结构的金属间介电层的流程示意图。
具体实施方式
参阅图3-图9，本发明的方法包括如下步骤：
制作内连导线的半导体基底200，半导体基底上包含任何所需的半导体元件，例如电晶体、二极体或其他任何传统的半导体元件，但此处为了简化图式，并未显示。此外，半导体基底200上亦可能包含其他金属内连线层；
如图3所示，在基底200上依序形成有一阻障层202以及一金属导线层204。例如金属导线层的材质为铝，而底下的基底表面为硅，则阻障层的材质可选自氮化钛、硅化钛或钛钨合金。阻障层202的作用是为了避免硅与铝之间的交互作用，例如交互扩散。阻障层202亦可以帮助金属导线层204对基底200的附着力，特别是当金属导线是形成在介电层之上时。此外，阻障层202亦可用来防止铝金属线的电致迁移倾向。金属导线层可以由各种材料所构成，例如铝、铜、铝硅铜合金、铜合金、或是其他含有耐火金属的积层结构。另外，在金属导线层204之上则沉积有一保护层206。保护层2 06具有多项功能，包括：在后续定义金属导线的过程中，保护底下的金属层、防止金属线的电致迁移，以提供更可靠的电性连接，以及作为微影程序时的抗反射涂层。保护层206的材质可用阻障层202的材质相同，其中，氮化钛是特别适合用来作为保护层206的材料。保护层206厚度一般可从1至数百不等。
参阅图4，在保护层206上形成一具有图案的光阻层208作为蚀刻罩幕。沿着光阻层208中露出保护层206的区域210进行蚀刻，便可定义出金属导线。
参阅图5，沿着光阻图案208依序蚀刻保护层206、金属导线层204、阻障层202直到基底表面，以定义出金属导线214。在蚀刻过程中，亦可将基底200稍微蚀刻。上述的蚀刻程序最好采用具有高度非等向性(anisotropic)的蚀刻法，例如，反应性离子蚀刻法(RIE)。蚀刻保护层206、金属导线层204、阻障层202所采用的制程气体，可选自HCl、Cl2、或Cl2与BCl3的混合。
蚀刻完毕，将光阻罩幕208去除后，在基底上便形成多数个由间隙212所区隔的金属导线214。接下来，以高密度电浆化学气相沉积法沉积一氧化层216覆盖住基底上的金属导线214。所沉积的HDPCVD氧化层216可将间隙212完全填满，或者仅是将间隙212部分填满。
如图6所示，以HDPCVD法所沉积的氧化层216会在金属导线214的上方形成尖锐的隆起状，从剖面看为三角形。
接下来，进行本发明的关键步骤：通过一电浆处理程序将HPCVD氧化层216上的隆起部分去除。电浆处理程序所使用的气体可为惰态气体如Ar、He、N2等；或者，亦可使用反应性气体如O2、N2O等。此电浆处理程序最好能与HDPCVD氧化层的沉积in-situ进行，以提高产能并减少污染。
如图7所示，经过电浆处理后的HDPCVD氧化层218具有较平顺的上表面。由图中可看出，HDPCVD氧化层经过电浆处理程序后，在金属导线214上方的部分变成梯形的剖面形状。
参阅图8所示，接下来在HDPCVD氧化层218上形成一牺牲介电层220。介电层220可为各式沉积技术所沉积的各种材质，较佳的介电层220为电浆增益化学气相沉积法(PECVD)所沉积的氧化层，或者是一旋涂式玻璃层(SOG)。由于介电层220的底下已经成为平顺的表面结构，因此所沉积的介电层220具有优良的阶梯覆盖性质，且无孔洞形成。之后，以化学机械研磨法将介电层220加以平坦化，便完成如图9所示的金属间介电层结构。
由以上可知，本发明通过一电浆处理程序将HDPCVD氧化层隆起的部分去除，使得后续得以沉积一无孔洞的介电层，作为金属间介电层结构的一部分。可以防止传统技术中，杂质陷在孔洞中影响元件的可靠度。
再者，由于上述的电浆处理程序可以与HDPCVD的沉积in-situ进行，因此本发明的制程不至于会牺牲产能，而且所花的成本也远小于HDPCVD制程的成本。
本发明的另一项特征是：通过缩短HDPCVD的沉积时间，可以更进一步提升本制程的产能。配合参见图6的剖面图，在传统以HDPCVD氧化层填入间隙的制程中，一般都会让HDPCVD氧化物将间隙完全填满才停止沉积。有时候即使氧化物已经将间隙填满了，也会继续进行沉积，原因是为了让HDPCVD氧化物能随着沉积时间的增加而慢慢形成自我平坦化的表面。
然而，由于本发明的HDPCVD氧化层216终究会被电浆处理程序所平坦化，因此在本发明中，没有必要为了形成一个自我平坦化的表面而浪费时间在沉积多余的厚度上。在大部分的情况下，本发明填入间隙中的HDPCVD氧化层216，都不需要沉积到保护层206的高度，相反，大约只需将间隙212填满75-85％的高度即可。如此，可将产能进一步提升。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神之内，所做的更动与润饰，都属于本发明的保护范围之内。
Claims (20)
1、一种制备无孔洞的金属间介电层的方法，包括形成有多数个金属导线的半导体基底，其特征是：它包括如下步骤：
(1)以高密度电浆化学气相沉积法沉积一氧化层覆盖住该金属导线，且该氧化层在该金属导线的上方形成隆起状；
(2)对该氧化层施以一电浆处理程序，以去除该氧化层的隆起部分；
(3)沉积一介电层于该氧化层之上。
2、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该金属导线之间具有间隙，且该氧化层完全填入该间隙。
3、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该金属导线之间具有间隙，且该氧化层部分填入该间隙。
4、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该电浆处理程序是使用一惰气电浆。
5、根据权利要求4所述的制备无孔洞的金属间介电层的方法，其特征是：该惰气电浆是选自下列至少一种：Ar、He、N2。
6、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该电浆处理程序是使用一反应性气体电浆。
7、根据权利要求6所述的制备无孔洞的金属间介电层的方法，其特征是：该反应性气体电浆是选自下列至少一种：O2、N2O。
8、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该电浆处理程序是与该高密度电浆化学气相沉积in-situ进行。
9、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该氧化层的隆起部分具有三角形的剖面形状。
10、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该氧化层经过电浆处理程序后，在该些金属导线上方的部分具有梯形的剖面形状。
11、根据权利要求1所述的制备无孔洞的金属间介电层的方法，其特征是：该介电层为氧化硅材质。
12、一种制备无孔洞的金属间介电层的方法，包括形成有多数个金属导线的半导体基底，且该金属导线之间具有间隙，其特征是：它包括如下步骤：
(1)以高密度电浆化学气相沉积法沉积一氧化层覆盖住该金属导线，该氧化层部分填入该间隙，且在该金属导线的上方形成隆起状；
(2)对该氧化层施以一电浆处理程序，以去除该氧化层的隆起部分；
(3)沉积一介电层于该氧化层之上；
(4)将该介电层平坦化。
13、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该电浆处理程序是与该高密度电浆化学气相沉积in-situ进行。
14、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该氧化层的隆起部分具有三角形的剖面形状。
15、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该氧化层经过电浆处理程序之后，在该金属导线上方的部分具有梯形的剖面形状。
16、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该介电层包含一旋涂式玻璃层。
17、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该介电层包含一电浆增益化学气相沉积法所形成的氧化层。
18、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该介电层是以化学机械研磨法将其平坦化。
19、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该电浆处理程序所使用的电浆，是选自下列惰气电浆所组成的至少一种：Ar、He、N2。
20、根据权利要求12所述的制备无孔洞的金属间介电层的方法，其特征是：该电浆处理程序所使用的电浆，是选自下列反应性气体电浆所组成的至少一种：O2、N2O。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120661 CN1399314A (zh) | 2001-07-23 | 2001-07-23 | 制备无孔洞的金属间介电层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120661 CN1399314A (zh) | 2001-07-23 | 2001-07-23 | 制备无孔洞的金属间介电层的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1399314A true CN1399314A (zh) | 2003-02-26 |
Family
ID=4664299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01120661 Pending CN1399314A (zh) | 2001-07-23 | 2001-07-23 | 制备无孔洞的金属间介电层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1399314A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294641C (zh) * | 2003-12-18 | 2007-01-10 | 上海华虹Nec电子有限公司 | 一种金属布线上层间膜的二步淀积法 |
| CN105336712A (zh) * | 2014-07-24 | 2016-02-17 | 北大方正集团有限公司 | 一种半导体芯片及其制作方法 |
| GB2575888A (en) * | 2018-10-03 | 2020-01-29 | X Fab Sarawak Sdn Bhd | Improvements relating to passivation layers |
-
2001
- 2001-07-23 CN CN 01120661 patent/CN1399314A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294641C (zh) * | 2003-12-18 | 2007-01-10 | 上海华虹Nec电子有限公司 | 一种金属布线上层间膜的二步淀积法 |
| CN105336712A (zh) * | 2014-07-24 | 2016-02-17 | 北大方正集团有限公司 | 一种半导体芯片及其制作方法 |
| GB2575888A (en) * | 2018-10-03 | 2020-01-29 | X Fab Sarawak Sdn Bhd | Improvements relating to passivation layers |
| GB2575888B (en) * | 2018-10-03 | 2020-09-23 | X Fab Sarawak Sdn Bhd | Improvements relating to passivation layers |
| US11469151B2 (en) | 2018-10-03 | 2022-10-11 | X-Fab Sarawak Sdn. Bhd. | Relating to passivation layers |
| US11929296B2 (en) | 2018-10-03 | 2024-03-12 | X-Fab Sarawak Sdn. Bhd. | Relating to passivation layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100904611B1 (ko) | Ｍｉｍ 캐패시터 구조체 및 ｍｉｍ 캐패시터 구조체 제조방법 | |
| US20010055878A1 (en) | Non-conductive barrier formations for copper damascene type interconnects | |
| CN1192040A (zh) | 用pvd和cvd法形成难熔金属覆盖的低阻金属导体线与通路 | |
| JP2001176879A (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
| US6503827B1 (en) | Method of reducing planarization defects | |
| CN101030552A (zh) | 集成电路的制造方法、金属－绝缘层－金属电容形成方法 | |
| CN1106033C (zh) | 层间介电层平坦化制造方法 | |
| CN1627477A (zh) | 具有金属－绝缘体－金属电容器的半导体器件及制造方法 | |
| CN100358125C (zh) | 集成电路中的半导体装置及形成内连线结构的方法 | |
| US6495448B1 (en) | Dual damascene process | |
| CN2726116Y (zh) | 改善蚀刻中止层与金属层间的粘着性的结构 | |
| CN1815708A (zh) | 具有低电阻值的铜－阻障层镶嵌内连线结构及其制作方法 | |
| US6350688B1 (en) | Via RC improvement for copper damascene and beyond technology | |
| US6960519B1 (en) | Interconnect structure improvements | |
| CN1216407C (zh) | 一种金属层间介电层的制造方法 | |
| CN1652320A (zh) | 内联机结构与其制造方法及集成电路组件 | |
| US20010055840A1 (en) | Method for fabricating narrow metal interconnects in an integrated circuit using heat and pressure to extrude a metal layer into a lead trench and via/contact | |
| CN1399314A (zh) | 制备无孔洞的金属间介电层的方法 | |
| CN1055788C (zh) | 在半导体器件内制作内连线的方法 | |
| CN1251323C (zh) | 改善双嵌入式层间金属介电层表面平坦度的方法 | |
| CN101661897B (zh) | 内连线结构及其制造方法 | |
| CN1532911A (zh) | 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法 | |
| CN1617323A (zh) | 用于形成半导体器件中的金属布线的方法 | |
| CN1430275A (zh) | 覆盖有金属阻障层的内连线结构及其制作方法 | |
| CN1430261A (zh) | 内金属介电层的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |