CN1430261A

CN1430261A - 内金属介电层的制作方法

Info

Publication number: CN1430261A
Application number: CN 02100117
Authority: CN
Inventors: 徐震球; 李世达
Original assignee: Silicon Integrated Systems Corp
Current assignee: Silicon Integrated Systems Corp
Priority date: 2002-01-04
Filing date: 2002-01-04
Publication date: 2003-07-16

Abstract

一种内金属介电层的制作方法，至少包括下列步骤：首先提供一半导体基底，其表面上包含有至少两相邻的金属导线之间形成一开口。然后进行HDPCVD制程，于金属导线上形成第一介电层，使第一介电层部分填满开口，且使位于开口内的第一介电层的高度低于金属导线的顶部。于第一介电层表面上形成第二介电层直至一预定厚度，形成于两相邻的金属导线之间的第一介电层及第二介电层是用来作为内金属介电层。具有节省制程时间，降低制作成本及增加产能的功效；而且位于开口内的第一介电层是呈凹陷轮廓，有助于后续沉积层的表面轮廓趋向于自行平坦化，获得全面平坦化的功效。

Description

内金属介电层的制作方法

技术领域

本发明是有关于一种内金属介电层(inter-metal dielectric，IMD)的制作方法，特别有关于一种可以使内金属介电层在后续的化学机械研磨(chemcalmechanical polishing，CMP)制程中获得全面平坦化的制作方法。

背景技术

在超大型积体电路(ultra-large-scale integration，ULSI)制程中，多重金属内连线结构是将许多金属导线制作于不同层中，用来提升组件的电路表现以及电路的功能复杂性。而位于相邻的金属导线之间的间隙，则需以具有低介电常数的内金属介电层(IMD)来填满，不但可以阻挡水气的渗入，并可以降低相邻的金属导线之间的电容值。当前重要的问题是如何改善一般的沉积制程，以沉积形成高品质、无孔洞的内金属介电层。

此外，为了后续的接触插塞制程，内金属介电层的表面必须达到全面平坦性的要求。在传统技术中，大多采用化学机械研磨(chemcal mechanicalpolishing，CMP)方法来获得平坦的表面，但是对于具有不同高度分布密度的内金属介电层而言，CMP方法常会导致内金属介电层的表面凹陷。因此，当前更重要的问题是如何改善一般的沉积制程，使内金属介电层的高度分布密度较均匀，进而使内金属介电层在后续的CMP制程中能获得全面平坦性。

参阅图1-图4所示，美国专利第6,117,345号提出一种利用高密度电浆化学气相沉积(high density plasma chemical vapor deposition，HDPCVD)制程来制作内金属介电层的方法。

如图1所示，一半导体基底10表面上依序沉积有一表面层12、一导线层14、一保护层16以及一覆盖层18，而且一具有预定图案的光阻层20是定义形成于覆盖层18表面上，以曝露出多数个预定区域22。

然后，如图2所示，利用光阻层22作为罩幕，依序蚀刻去除预定区域22下方的覆盖层18、保护层16、导线层14以及表面层12，以形成多数个开口26，再将光阻层20去除。如此一来，被开口26隔开的导线层14是定义形成多数个金属导线24。

接着，如图3所示，进行一具有足够高的蚀刻/沉积比例的HDPCVD制程，以于整个基底10表面上形成一HDPCVD氧化层28。在HDPCVD制程的起始阶段，覆盖层18的顶角处会被蚀刻，因此沉积在覆盖层18顶部的HDPCVD氧化层28会形成锥形(taper)，而后续阶段可使HDPCVD氧化层28填入所有的开口26，直至HDPCVD氧化层28沉积到达保护层16的高度，才结束HDPCVD制程。

跟着，如图4所示，进行一电浆强化式化学气相沉积(plasma enhancedchemical vapor deposition，，PECVD)制程，以于HDPCVD氧化层28的整个表面上形成一PECVD氧化层29。其主要缺陷在于：

1、在HDPCVD制程中，为了将HDPCVD氧化层28沉积到达保护层16的高度，需要花费相当长的时间，这会增加制作成本、降低生产量。

2、由于HDPCVD氧化层28的表面轮廓包含有锥形区与平坦区，使得后续沉积的PECVD氧化层29也会呈现相似的表面轮廓，因此后续的CMP制程很容易使表面高度起伏不一的PECVD氧化层29产生缺陷。

发明内容

本发明的目的是提供一种内金属介电层的制作方法，提供一半导体基底，其表面上包含有至少两相邻的金属导线之间形成一开口；进行HDPCVD制程，于金属导线上形成第一介电层，使第一介电层部分填满开口，且使位于开口内的第一介电层的高度低于金属导线的顶部；于第一介电层表面上形成第二介电层直至一预定厚度，克服现有技术的弊端，形成于两相邻的金属导线之间的第一介电层及第二介电层用来作为内金属介电层，达到节省制程时间，降低制作成本及增加产能的目的；而且位于开口内的第一介电层是呈凹陷轮廓，有助于后续沉积层的表面轮廓趋向于自行平坦化，达到获得全面平坦化的目的。

本发明的目的是这样实现的：一种内金属介电层的制作方法，其特征是：它至少包括下列步骤：

(1)提供一半导体基底，其表面上包含有至少两相邻的金属导线，且该两相邻的金属导线之间形成一开口；

(2)进行高密度电浆化学气相沉积制程，于该金属导线上形成第一介电层，该第一介电层是部分填满该开口，且位于该开口内的该第一介电层的高度低于该金属导线的顶部；

(3)于该第一介电层表面上形成第二介电层直至一预定厚度；

其中，形成于该两相邻的金属导线之间的该第一介电层及第二介电层作为该内金属介电层。

该第二介电层的制作是使用电浆强化式化学气相沉积制程。该第一介电层及第二介电层是由氧化硅所构成。形成该第一介电层之前，另包含有形成氧化线层的步骤，使其覆盖该金属导线及半导体基底的曝露表面上。该氧化线层的制作是使用电浆强化式化学气相沉积制程。另包含有对该第一介电层进行化学机械研磨制程的步骤，以使该第二介电层的表面平坦化。另包含有形成接触洞的步骤，使其贯穿该金属导线上方的该内金属介电层以曝露金属导电的顶部。该金属导线的顶部包含有覆盖层。该覆盖层的材质为SiON。该金属导线是选自下列材质的其中之一：铝、含有硅或铜的铝合金、铜合金或其它耐热金属。

下面结合较佳实施例和附图进一步说明。

附图说明

图1-图4是传统制作内金属介电层的方法的剖面示意图。

图5-图12是本发明实施例1制作内金属介电层的方法的剖面示意图。

图13-图14是本发明实施例2制作内金属介电层的剖面示意图。

具体实施方式

实施例1

本发明提出一种可使内金属介电层在后续的化学机械研磨制程中获得全面平坦化的方法。首先提供一半导体基底，其表面上包含有至少两相邻的金属导线，且两相邻的金属导线之间形成一开口；

然后，进行HDPCVD制程，以于金属导线上形成第一介电层，使第一介电层部分填满该开口，且使位于开口内的第一介电层的高度低于金属导线的顶部。此方法可以节省制程时间，进而降低制作成本、增加产能，而且位于开口内的第一介电层是呈凹陷轮廓，这有助于后续沉积层的表面轮廓趋向于自行平坦化；

随后进行PECVD制程，于第一介电层表面上形成第二介电层直至一预定厚度。如此一来，第二介电层的表面轮廓包含了大部分区域的平坦区域以及小部分区域的浅凹陷处，将有助于第二介电层在后续的CMP制程中获得全面平坦化的表面轮廓，可有效防止凹陷、薄化、侵蚀等缺陷。

参阅图5-图12所示，本发明第一实施例的内金属介电层的制作方法包括如下步骤：

如图5所示，提供一半导体基底30，举例而言，其内部可制作有电晶体、二极管、其它半导体组件或是其它的金属内连线层。在半导体基底30表面上包含有一金属导线层36，可由以下任一种材质所构成，如：铝、含有硅或铜的铝合金、铜合金、其它耐热金属或是多层结构。在本发明较佳实施例中，金属导线层36是依序由第一钛(Ti)层31、第一氮化钛(TiN)层32、铝铜(AlCu)层33、第二钛层34及第二氮化钛层35所构成。

此外，一覆盖层38是沉积在金属导线层36表面上，一具有预定图案的光阻层40是定义形成在覆盖层38表面上，以定义出多数个预定区域41的位置。在本发明较佳实施例中，覆盖层38可为氮氧化硅(SiON)材质，用以作为进行光阻层40的曝光制程时的抗反射层，可避免光线穿过覆盖层38或是反射回到光阻层40。其次，覆盖层38也可作为后续蚀刻金属导线层36时所需的硬光罩层。再者，覆盖层38也可当作金属导线的保护层，以防止后续的HDPCVD制程蚀刻金属导线的顶角处。

如图6所示，依序将预定区域41下方的覆盖层38、金属导线层36(包含有多层结构35、34、33、32、31)蚀刻去除，以形成多数个开口42，再将光阻层40去除。如此一来，被开口42隔开的金属导线层36定义形成多数个金属导线44。

然后，如图7所示，进行PECVD制程，以于整个半导体基底30表面上均匀地沉积一PECVD氧化线层46。制作PECVD氧化线层46的其一目的是：用来提高金属导线44与后续制作的内金属介电层之间的附着性。另一目的是：当内金属介电层使用有机低介电常数材质时，PECVD氧化线层46可用来防止内金属介电层的出气(out gassing)现象。

如图8所示，进行HDPCVD制程，以于整个基底30表面上形成一HDPCVD氧化层48，并使HDPCVD氧化层48填入开口42。由于HDPCVD制程是同时进行沉积制程与蚀刻制程，因此形成于覆盖层38顶部的HDPCVD氧化层48是呈锥形。值得重视的是，本发明技术是将开口42的一部分填满，使开口42内的HDPCVD氧化层48的高度低于金属导线44的顶部位置，则可以节省制程时间，进而降低制作成本和增加产能。而且，位于开口42内的HDPCVD氧化层48是呈凹陷轮廓，这有助于后续沉积层的表面轮廓趋向于自行平坦化(self-planarize)。

如图9所示，进行PECVD制程，以于整个HDPCVD氧化层48表面上沉积一PECVD氧化层50，并使PECVD氧化层50完全填满开口，直至PECVD氧化层50到达一预定厚度。如此一来，PECVD氧化层50的表面轮廓包含了大部分区域的平坦区域以及小部分区域的浅凹陷处，将有助于PECVD氧化层50在后续的CMP制程中获得全面平坦化的表面轮廓，可有效避免PECVD氧化层50在CMP制程中产生凹陷、薄化、侵蚀等缺陷，结果如图10所示。

接下来，如图11所示，依据制程需要可进行接触插塞制程，利用微影与蚀刻制程将金属导线44上方的PECVD氧化层50、HDPCVD氧化层48与覆盖层38去除，于每个金属导线44上方形成一接触洞52。

然后，如图12所示，于接触洞52的侧壁与底部形成一阻障层54，再于接触洞52内填满一导电层56，最后利用CMP方法将导电层56与PECVD氧化层50的高度切齐。如此一来，残留于接触洞52内的导电层56可作为一接触插塞。

实施例2

参阅图13-图14所示，本发明实施例1的内金属介电层的制作方法是，半导体基底30表面上的金属导线44及覆盖层38是依据实施例1相同的方法制作，故在此不再重述。其次，本实施例省略了PECVD氧化线层46的制作步骤，而是在制作HDPCVD氧化层48的过程中，以HDPCVD制程的初使阶段所形成的氧化线层所取代。除此之外，HDPCVD氧化层48、PECVD氧化层50、CMP制程及接触插塞等制程均与实施例1所述相同，故不重述。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，所作些许的更动与润饰，都属于本发明的保护范围之内。

Claims

1、一种内金属介电层的制作方法，其特征是：它至少包括下列步骤：

(3)于该第一介电层表面上形成第二介电层直至一预定厚度；

2、根据权利要求1所述的内金属介电层的制作方法，其特征是：该第二介电层的制作是使用电浆强化式化学气相沉积制程。

3、根据权利要求1所述的内金属介电层的制作方法，其特征是：该第一介电层及第二介电层是由氧化硅所构成。

4、根据权利要求1所述的内金属介电层的制作方法，其特征是：形成该第一介电层之前，另包含有形成氧化线层的步骤，使其覆盖该金属导线及半导体基底的曝露表面上。

5、根据权利要求4所述的内金属介电层的制作方法，其特征是：该氧化线层的制作是使用电浆强化式化学气相沉积制程。

6、根据权利要求1所述的内金属介电层的制作方法，其特征是：另包含有对该第一介电层进行化学机械研磨制程的步骤，以使该第二介电层的表面平坦化。

7、根据权利要求6所述的内金属介电层的制作方法，其特征是：另包含有形成接触洞的步骤，使其贯穿该金属导线上方的该内金属介电层以曝露金属导电的顶部。

8、根据权利要求1所述的内金属介电层的制作方法，其特征是：该金属导线的顶部包含有覆盖层。

9、根据权利要求1所述的内金属介电层的制作方法，其特征是：该覆盖层的材质为SiON。

10、根据权利要求1所述的内金属介电层的制作方法，其特征是：该金属导线是选自下列材质的其中之一：铝、含有硅或铜的铝合金、铜合金或其它耐热金属。