CN1391277A - 具有双层介电质间隙壁的内连导线结构及其制作方法 - Google Patents

具有双层介电质间隙壁的内连导线结构及其制作方法 Download PDF

Info

Publication number
CN1391277A
CN1391277A CN 01118682 CN01118682A CN1391277A CN 1391277 A CN1391277 A CN 1391277A CN 01118682 CN01118682 CN 01118682 CN 01118682 A CN01118682 A CN 01118682A CN 1391277 A CN1391277 A CN 1391277A
Authority
CN
China
Prior art keywords
connecting line
internal connecting
layer
dielectric layer
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 01118682
Other languages
English (en)
Inventor
钟振辉
林义雄
徐震球
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Priority to CN 01118682 priority Critical patent/CN1391277A/zh
Publication of CN1391277A publication Critical patent/CN1391277A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种具有双层介电质间隙壁的内连导线结构及其制作方法，提供半导体基底的表面上设置有多数个内连导线，于内连导线及基底表面上形成第一介电层；进行回蚀刻制程，残留于内连导线侧壁的第一介电层成为第一介电质间隙壁；于内连导线、基底以及第一间隙壁的表面上形成第二介电层；进行回蚀刻制程，残留于第一介电质间隙壁的第二介电层成为第二介电质间隙壁；形成第三介电层；进行平坦化制程。切实地减少漏电流，提高产品的信赖性与优良率，并可进一步达成积体电路缩小化的目标。

Description

具有双层介电质间隙壁的内连导线结构及其制作方法
本发明是有关于一种半导体中的金属内连线(Interconnect)制程，特别是有关于一种具有双层介电质间隙壁(spacer)的内连导线结构及其制作方法。
在传统的积体电路(VLSI)的金属内连线制程上，一般是采用化学气相沉积法(CVD)将二氧化硅层形成于金属层上，以作为内金属介电层(Inter-Metal Dielectrics，简称IMD)，其主要缺陷在于：
由于随着积体电路的缩小化，在微影蚀刻时，对不准现象常常发生，造成的过蚀刻会破坏该内金属介电层而造成漏电流，这严重地影响产品的可靠度(reliability)；另外，随着内连导线的缩小化，细小的内连导线也常有崩塌(collapse)的现象，这亦严重地影响产品的优良率。
目前对内金属连线制程的研究多仅于金属层上方的抗反射层的研究，例如美国专利第5580701号提出的减少光阻层的摇摆效应(tanding waveeffect，或称驻波效应)的制作方法，是在金属层上方形成二氧化硅、氮化硅或氮氧化硅等的抗反射层。然而，传统的方法却无法解决积体电路日益缩小化所造成的上述严重地影响产品的优良率的问题。
参阅图1-图3是传统内金属内连线的结构示意图。传统内金属介电层中的金属内连线的结构，包括在半导体基底100上具有多数个金属内连导线110、120，以及二氧化硅层130当作是内金属介电层130，如图1所示。
接着参阅图2，在定义插塞140时，若微影蚀刻程序发生了对不准现象而造成过蚀刻，使得插塞140太靠近基底100，就会破坏该内金属介电层130而造成漏电流。
参阅图3，随着内连导线的缩小化，细小的内连导线130也常有崩塌的现象，如150和160，这亦严重地影响产品的优良率。
为了改善上述制程的问题，本发明提供了一种具有双层介电质间隙壁的内连导线的制作方法与结构，特别适用于制作有多数个内连导线的半导体基底上，亦即半导体中的金属内连线制程。可切实地减少漏电流，提高产品的可靠度与优良率，并使上述的缺点获得改善
本发明的目的在于提供一种具有双层介电质间隙壁的内连导线的结构及其制作方法，特别适用于制作有多数个内连导线的半导体基底上，克服现有技术的缺陷，切实地减少因微影的对不准现象而造成的漏电流，也更固定了金属层而不至于崩塌，达到提高产品的可靠度与优良率的目的。
发明的目的是这样实现的：一种具有双层介电质间隙壁的内连导线结构，至少包含内连导线形成于半导体基底表面上，其特征是：作为应力缓冲层的第一介电质间隙壁形成于该内连导线的侧壁上，以及作为蚀刻阻挡层或内连导线的固定支撑层的第二介电质间隙壁形成于该第一介电质间隙壁的表面上，第三介电层覆盖该内连导线、基底以及第二间隙壁的曝露表面。
该内连导线的顶部设置有抗反射层。该抗反射层是由钛/氮化钛或氮氧化硅所构成。该内连导线是由铝、铜或铝硅铜所构成。该第一介电层是由二氧化硅所构成。该第二介电层是由氮化硅或氮氧化硅所构成。该第三介电层是由二氧化硅所构成。该第二介电层与该第三介电层的蚀刻比大于10。
一种具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：它至少包含下列步骤：
(1)提供半导体基底，其表面上设置有多数个内连导线于该内连导线及基底表面上形成一第一介电层；
(2)对该第一介电层进行回蚀刻制程，以曝露该内连导线的顶部及基底的表面，而残留于该内连导线侧壁的第一介电层成为第一介电质间隙壁；
(3)于该内连导线、基底以及第一间隙壁的表面上形成第二介电层；
(4)对该第二介电层进行回蚀刻制程，以曝露该内连导线的顶部及该基底的表面，而残留于该第一介电质间隙壁的第二介电层成为第二介电质间隙壁；
(5)形成第三介电层以覆盖该内连导线、基底以及该第二间隙壁的曝露表面；
(6)对该第三介电层进行平坦化制程。
该内连导线的顶部设置有抗反射层。该抗反射层是由钛/氮化钛或氮氧化硅所构成。该内连导线是由铝、铜或铝硅铜所构成。该第一介电层是由二氧化硅所构成。该第二介电层是由氮化硅或氮氧化硅所构成。该第三介电层是由二氧化硅所构成。该第二介电层与该第三介电层的蚀刻比大于10。
本发明的主要优点是内连导线侧壁上具有至少一层介电质间隙壁，因而能改善传统内连导线的种种缺点。切实地减少漏电流，提高产品的信赖性与优良率，并可进一步达成积体电路缩小化的目标。
下面结合较佳实施例和附图详细说明。
图1是传统金属内连导线的结构示意图。
图2是传统金属内连导线的对不准示意图。
图3是传统金属内连导线的崩塌示意图。
图4-图10是本发明的制程示意图。
图11是本发明在微影蚀刻制程对不准状态下的示意图。
图12是本发明的具有双层介电质间隙壁的内连导线结构的剖面图。
参阅图4-图10，本发明的制程包括如下步骤：
参阅图4，本发明的一种具有双层介电质间隙壁的内连导线结构的制造方法，是于一半导体基底200表面的多数个内连导线210、220上进行。此处的内连导线210、220可以用CVD法沉积铝、铜或铝硅铜层，并且内连导线210、220顶部更包括形成有一单层或多数层的抗反射层230，可由钛/氮化钛(Ti/TiN)及氮氧化硅(SiON)所组成。
参阅图5，首先于基底200与内连导线210、220上顺应性形成第一介电层240，其中第一介电层240的制作可利用CVD法沉积二氧化硅层，厚度约50-300。这里要说明的是：本实施例的内连导线210、220包含了抗反射层230，因此为了说明方便，本实施例的图4-图10将不绘出抗反射层230。
参阅图6，利用回蚀法，以CF4为气体电浆的干蚀刻法，将部分的第一介电层240蚀刻去除，以曝露出基底200的部分表面及与内连导线210、220的顶部。而残留于内连导线210、220侧壁上的第一介电层240则形成第一介电质间隙壁250。
参阅图7，于基底200内连导线210、220以及第一介电质间隙壁250上顺应性形成第二介电层260，其中第二介电层260的制作是以CVD法沉积氮化硅或氮氧化硅等绝缘材料，厚度约50-300。
参阅图8，利用回蚀法，以CF4或NF3为气体电浆的干蚀刻法，将部分的第二介电层260蚀刻去除，以曝露出基底200的部分表面及内连导线210、220的顶部。而残留于第一介电质间隙壁250上的第二介电层260，则形成第二介电质间隙壁270。
参阅图9，利用沉积制程，例如以CVD法沉积二氧化硅层，于基底200、第一介电质间隙壁250、第二介电质间隙壁270及内连导线210、220表面上全面性形成第三介电层280。
值得注意的是，第二介电质间隙壁270要用来作为蚀刻阻挡层，因此第二介电层260与第三介电层280的蚀刻比要大于10，通常在50以下。
参阅图10，对第三介电层280施以平坦化处理，例如采用回蚀法或化学机械研磨法，以形成具有平坦表面的第三介电层280’。
参阅图11，为本发明在微影蚀刻制程的对不准状态下的示意图。在定义一插塞290时，例如是钨插塞290，若微影蚀刻程序发生了对不准现象，本发明的第二介电质间隙壁270便具有当作蚀刻阻挡层的作用，而使得插塞290能停在第二介电质间隙壁270上，而不会像传统的图2所示地继续损害第三介电层280’而造成漏电流，因此本发明能提升产品的信赖性。并且由于提高了微影误差的容忍度，所以可使设计规则能更进一步地缩小化。
还有，介于内连导线210、220和第二介电质间隙壁270之间的第一介电质间隙壁250，由于内连导线210、220具有拉应力，而第二介电质间隙壁270的氮化层具有压应力(compress stress)，因此本发明的第一介电质间隙壁250的氧化层可以当作前述内连导线210、220和氮化层之间的应力缓冲层，用以防止产生龟裂等不良缺陷，而能提高信赖性。
参阅图12，为本发明的具有双层介电质间隙壁的内连导线的结构剖面图。本发明亦提出一种具有双层介电质问隙壁的内连导线结构，至少包含有多数个内连导线210、220，第一介电质间隙壁250，形成于内连导线210、220的侧壁上以及第二介电质间隙壁270，形成于第一介电质间隙壁250上。其中内连导线210、220顶部更包含了抗反射层230。各层材质同前述的制造方法所述，此处不再赘述。
在这里需要强调的是，本发明的内连导线侧壁上具有双层介电质间隙壁，其中第一介电质间隙壁250的氧化层可当作应力缓冲层，而第二介电质间隙壁270的氮化层或氮氧化层可当作蚀刻阻挡层，因而能改善传统内连导线的种种缺点。
综由上述，本发明可切实地减少漏电流，加强固定细小的金属导线，提高对微影对不准现象的容忍度，提高产品的信赖性与优良率，并可进一步达成积体电路缩小化的目标，因此本发明具有新颖性、创造性与实用性。
本发明中所应用的物质材料与形成方法，并不限于实施例所引述者，其能由各种具恰当特性的物质和形成方法所置换，且本发明的结构空间亦不限于实施例所引用的尺寸大小。
本发明虽以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内所做些许的更动与润饰，都属于本发明的保护范围之内。

Claims (16)

1、一种具有双层介电质间隙壁的内连导线结构，包含内连导线形成于半导体基底表面上，其特征是：作为应力缓冲层的第一介电质间隙壁形成于该内连导线的例壁上，作为蚀刻阻挡层或内连导线的固定支撑层的第二介电质间隙壁形成于该第一介电质间隙壁的表面上；第三介电层覆盖该内连导线、基底以及第二间隙壁的曝露表面。
2、根据权利要求1所述的具有双层介电质间隙壁的内连导线结构，其特征是：该内连导线的顶部设置有抗反射层。
3、根据权利要求2所述的具有双层介电质间隙壁的内连导线结构，其特征是：该抗反射层是由钛/氮化钛或氮氧化硅所构成。
4、根据权利要求1所述的具有双层介电质间隙壁的内连导线结构，其特征是：该内连导线是由铝、铜或铝硅铜所构成。
5、根据权利要求1所述的具有双层介电质间隙壁的内连导线结构，其特征是：该第一介电层是由二氧化硅所构成。
6、根据权利要求1所述的具有双层介电质间隙壁的内连导线结构，其特征是：该第二介电层是由氮化硅或氮氧化硅所构成。
7、根据权利要求1所述的具有双层介电质间隙壁的内连导线结构，其特征是：该第三介电层是由二氧化硅所构成。
8、根据权利要求1所述的具有双层介电质间隙壁的内连导线结构，其特征是：该第二介电层与该第三介电层的蚀刻比大于10。
9、一种具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：它至少包含下列步骤：
(1)提供半导体基底，其表面上设置有多数个内连导线，于该内连导线及基底表面上形成第一介电层；
(2)对该第一介电层进行回蚀刻制程，以曝露该内连导线的顶部及基底的表面，而残留于该内连导线侧壁的第一介电层成为第一介电质间隙壁；
(3)于该内连导线、基底以及第一间隙壁的表面上形成第二介电层；
(4)对该第二介电层进行回蚀刻制程，以曝露该内连导线的顶部及该基底的表面，而残留于该第一介电质间隙壁的第二介电层成为第二介电质间隙壁；
(5)形成第三介电层以覆盖该内连导线、基底以及该第二间隙壁的曝露表面；
(6)对该第三介电层进行平坦化制程。
10、根据权利要求9所述的具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：该内连导线的顶部设置有抗反射层。
11、根据权利要求10所述的具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：该抗反射层是由钛/氮化钛或氮氧化硅所构成。
12、根据权利要求9所述的具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：该内连导线是由铝、铜或铝硅铜所构成。
13、根据权利要求9所述的具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：该第一介电层是由二氧化硅所构成。
14、根据权利要求9所述的具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：该第二介电层是由氮化硅或氮氧化硅所构成。
15、根据权利要求9所述的具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：该第三介电层是由二氧化硅所构成。
16、根据权利要求9所述的具有双层介电质间隙壁的内连导线结构的制作方法，其特征是：该第二介电层与该第三介电层的蚀刻比大于10。
CN 01118682 2001-06-07 2001-06-07 具有双层介电质间隙壁的内连导线结构及其制作方法 Pending CN1391277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01118682 CN1391277A (zh) 2001-06-07 2001-06-07 具有双层介电质间隙壁的内连导线结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01118682 CN1391277A (zh) 2001-06-07 2001-06-07 具有双层介电质间隙壁的内连导线结构及其制作方法

Publications (1)

Publication Number Publication Date
CN1391277A true CN1391277A (zh) 2003-01-15

Family

ID=4663364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01118682 Pending CN1391277A (zh) 2001-06-07 2001-06-07 具有双层介电质间隙壁的内连导线结构及其制作方法

Country Status (1)

Country Link
CN (1) CN1391277A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328759C (zh) * 2003-04-07 2007-07-25 台湾积体电路制造股份有限公司 半导体组件的多重间隙壁宽度的制造方法
CN100437974C (zh) * 2005-12-05 2008-11-26 力晶半导体股份有限公司 导线的制造方法以及缩小导线与图案间距的方法
CN106119774A (zh) * 2016-07-14 2016-11-16 安徽樵森电气科技股份有限公司 一种铝芯导线表面镀硅工艺
CN107845571A (zh) * 2017-10-25 2018-03-27 上海华力微电子有限公司 一种刻蚀双大马士革结构的方法
US10254184B2 (en) 2013-10-04 2019-04-09 Fujikura Ltd. Semiconductor pressure sensor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328759C (zh) * 2003-04-07 2007-07-25 台湾积体电路制造股份有限公司 半导体组件的多重间隙壁宽度的制造方法
CN100437974C (zh) * 2005-12-05 2008-11-26 力晶半导体股份有限公司 导线的制造方法以及缩小导线与图案间距的方法
US10254184B2 (en) 2013-10-04 2019-04-09 Fujikura Ltd. Semiconductor pressure sensor
CN106119774A (zh) * 2016-07-14 2016-11-16 安徽樵森电气科技股份有限公司 一种铝芯导线表面镀硅工艺
CN107845571A (zh) * 2017-10-25 2018-03-27 上海华力微电子有限公司 一种刻蚀双大马士革结构的方法

Similar Documents

Publication Publication Date Title
CN100501937C (zh) 在半导体制造工艺中形成低k电介质的方法
US5880026A (en) Method for air gap formation by plasma treatment of aluminum interconnects
CN1459809A (zh) 一种金属－绝缘层－金属电容结构及其制作方法
CN1815711A (zh) 内连线结构及其形成方法
CN1106033C (zh) 层间介电层平坦化制造方法
CN1205667C (zh) 一种无突出物形成的双镶嵌制程的湿式清洗方法
CN1391277A (zh) 具有双层介电质间隙壁的内连导线结构及其制作方法
CN1391269A (zh) 防止介层窗过度蚀刻的方法及其构造
CN1238892C (zh) 双重镶嵌结构的制造方法
CN1279603C (zh) 形成双镶嵌结构的方法
CN1391276A (zh) 具有介电质间隙壁的内连导线结构及其制作方法
CN1391275A (zh) 具有金属间隙壁的内连导线结构及其制作方法
CN1207771C (zh) 使用氧化线层作为介电阻挡层的双镶嵌制程
CN1103496C (zh) 形成相邻于信号线的屏蔽线的方法
EP0810648A2 (en) Improvements in or relating to semiconductor devices
CN1428839A (zh) 积体电路的双镶嵌结构的制作方法
CN1430261A (zh) 内金属介电层的制作方法
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
KR100769205B1 (ko) 반도체 소자의 제조방법
KR100453956B1 (ko) 반도체 장치의 금속 배선 제조 방법
TW523866B (en) Interconnect structure having double-layered dielectric spacer and its manufacturing method
CN1259710C (zh) 在低介电材料层与内连线间形成阻障层的方法
TWI396235B (zh) 複合覆蓋層及其製作方法
CN1437226A (zh) 含碳介电层的制造方法
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication