CN107845571A - 一种刻蚀双大马士革结构的方法 - Google Patents

一种刻蚀双大马士革结构的方法 Download PDF

Info

Publication number
CN107845571A
CN107845571A CN201711015534.1A CN201711015534A CN107845571A CN 107845571 A CN107845571 A CN 107845571A CN 201711015534 A CN201711015534 A CN 201711015534A CN 107845571 A CN107845571 A CN 107845571A
Authority
CN
China
Prior art keywords
etching
layer
barrier layer
initial
etching barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711015534.1A
Other languages
English (en)
Inventor
贺可强
习艳军
杨渝书
王向永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711015534.1A priority Critical patent/CN107845571A/zh
Publication of CN107845571A publication Critical patent/CN107845571A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种刻蚀双大马士革结构的方法，其中，包括以下步骤：提供半导体结构；于半导体的缓冲层表面形成一膜层，膜层具有相对介电层的高刻蚀选择比以及具有压缩应力；于膜层表面形成第一刻蚀阻挡层，并形成第一刻蚀工艺窗口；通过第一刻刻蚀工艺窗口由上至下依次刻蚀膜层、金属掩膜层以形成初始沟槽；去除第一刻蚀阻挡层，并形成一第二刻蚀阻挡层；图案化第二刻蚀阻挡层以形成第二刻蚀工艺窗口；通过第二刻蚀工艺窗口刻蚀对应的初始沟槽的底部以形成初始通孔；去除第二刻蚀阻挡层之后进行一体化刻蚀，以形成对应第二互连结构的沟槽及通孔。其技术方案的有益效果在于，可有效解决金属硬质掩模涂层厚度掌握不好，引起大马士革形貌异常的问题。

Description

一种刻蚀双大马士革结构的方法
技术领域
本发明涉及半导体器件制备领域，尤其涉及一种刻蚀双大马士革结构的方法。
背景技术
大马士革工艺又称镶嵌技术，该技术首先在半导体机构的介电层上刻蚀金属通孔，然后填充金属，再对金属进行金属机抛光，重复上述共组，进而成功进行多层金属叠加，其中大马士革工艺的主要特点是不需要进行金属层的刻蚀工艺。在目前主流双大马士革刻蚀工艺中，通孔优先和沟槽优先是最主要的两种方法。通孔优先中部分通孔优先的金属硬质掩模一体化刻蚀工艺应用越来越广泛，在90nm以下基本都采用了这种方法。金属硬质掩模一体化刻蚀常出现的金属掩模厚度的不好定义问题，过厚的涂层容易引起金属掩模本身的倒塌、变形，而过薄的涂层又会使得金属掩模本身消耗过快，起不到掩模版的作用。
发明内容
针对现有技术中形成双大马士革结构存在的上述问题，现提供一种可有效解决金属硬质掩模涂层厚度太后引起的倒塌变形，以及太薄出现的金属掩模本身消耗太快起不到掩膜版的作用进而引起大马士革形貌异常的刻蚀双大马士革结构的方法。
具体技术方案如下：
一种刻蚀双大马士革结构的方法，其中，包括以下步骤：
一种刻蚀双大马士革结构的方法，其中，包括以下步骤：
步骤S1、提供一半导体结构，所述半导体结构包括衬底，形成于所述衬底中并于所述衬底表面暴露的第一金属互联结构，覆盖于所述衬底上的阻挡层、覆盖于所述阻挡层上的低介电常数层、覆盖于低介电常数层上的金属掩膜层，以及覆盖于所述金属掩膜层上的缓冲层；
步骤S2、于所述缓冲层表面形成一膜层，所述膜层具有相对介电层的高刻蚀选择比以及具有压缩应力；
步骤S3、于所述膜层表面形成一第一刻蚀阻挡层，并图案化所述刻蚀阻挡层，以形成对应一第二金属互联结构的沟槽位置的第一刻蚀工艺窗口；
步骤S4、通过所述第一刻刻蚀工艺窗口由上至下依次刻蚀所述膜层、所述金属掩膜层以形成初始沟槽；
步骤S5、去除所述第一刻蚀阻挡层，并于残留的所述膜层表面以及所述初始沟槽中形成一第二刻蚀阻挡层；
步骤S6、图案化所述第二刻蚀阻挡层，以形成对应所述第二金属互联结构的通孔位置的第二刻蚀工艺窗口；
步骤S7、通过所述第二刻蚀工艺窗口刻蚀对应的所述初始沟槽的底部以形成初始通孔；
步骤S8、去除所述第二刻蚀阻挡层；
步骤S9、以所述膜层、所述缓冲层及所述金属掩膜层形成的复合层为掩膜对所述初始沟槽以及所述初始通孔进行一体化刻蚀，以形成对应所述第二互连结构的沟槽及通孔。
优选的，所述阻挡层为氮化硅层。
优选的，形成所述第一刻蚀工艺窗口的方法包括：
步骤A11、于所述膜层上覆盖一层所述刻蚀阻挡层；
步骤A12、通过光刻工艺于所述第一刻蚀阻挡层上对应所述第二金属互联结构的沟槽位置形成所述第一刻蚀工艺窗口。
优选的，形成所述初始沟槽的方法包括：
步骤A21、于所述膜层上涂覆形成一第一反射层；
步骤A22、于所述第一反射层上覆盖所述第一刻蚀阻挡层；
步骤A23、通过光刻工艺于所述第一刻蚀阻挡层上对应所述第二金属互联结构的沟槽位置形成所述第一刻蚀工艺窗口；
步骤A24、通过所述第一刻刻蚀工艺窗口由上至下依次刻蚀所述第一抗反射层、所述膜层、所述金属掩膜层以形成所述初始沟槽。
优选的，形成所述初始通孔的方法包括：
步骤B1、于残留的所述膜层表面以及所述初始沟槽中涂覆形成一第二反射层；
步骤B2、于所述第二反射层上形成所述第二刻蚀阻挡层；
步骤B3、通过光刻工艺于所述第二刻蚀阻挡层上对应所述第二金属互联结构的通孔位置形成所述第一刻蚀工艺窗口；
步骤B4、通过所述第二刻蚀工艺窗口刻蚀所述第二抗反射层，并进一步
刻蚀对应的所述初始沟槽的底部以形成所述初始通孔。
优选的，所述步骤S5中，通过灰化工艺去除所述第一刻蚀阻挡层，以暴露所述初始沟槽。
优选的，所述步骤S8中，通过灰化工艺去除所述第二刻蚀阻挡层，以暴露所述初始沟槽及所述初始通孔。
优选的，所述步骤S9中，将所述复合层为掩膜通过干法刻蚀工艺对所述初始沟槽以及所述初始通孔进行一体化刻蚀，以形成对应所述第二互连结构的沟槽及通孔。
优选的，所述金属互连结构的材质为铜。
上述技术方案具有如下优点或有益效果：通过在金属掩膜层上形成具有相对介电层的高刻蚀选择比以及具有压缩应力的膜层，可有效解决金属硬质掩模涂层厚度太后引起的倒塌变形，以及太薄出现的金属掩模本身消耗太快起不到掩膜版的作用进而引起大马士革形貌异常的问题。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明一种刻蚀双大马士革结构的方法的实施例的流程图；
图2为本发明一种刻蚀双大马士革结构的方法的实施例中，形成第一刻蚀工艺窗口的流程图；
图3为本发明一种刻蚀双大马士革结构的方法的实施例中，形成初始沟槽的流程图；
图4为本发明一种刻蚀双大马士革结构的方法的实施例中，形成初始通孔的流程图；
图5-13为本发明一种刻蚀双大马士革结构的方法的实施例中，对应的结构示意图。
附图标记表示：
1、衬底；2、第一刻蚀工艺窗口；3、第一金属互连结构；4、初始沟槽；5、初始通孔；6、第二刻蚀工艺窗口；11、阻挡层；12、低介电常数层；13、金属掩膜层；14、缓冲层；15、膜层；16、第一抗反射层；17、第一刻蚀阻挡层；18、第二抗反射层；19、第二刻蚀阻挡层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的技术方案中包括一种刻蚀双大马士革结构的方法。
如图1所示，一种刻蚀双大马士革结构的方法的实施例，其中，包括以下步骤：
步骤S1、提供一半导体结构，半导体结构包括衬底1，形成于衬底1中并于衬底1表面暴露的第一金属互联结构3，覆盖于衬底1上的阻挡层11、覆盖于阻挡层11上的低介电常数层12、覆盖于低介电常数层12上的金属掩膜层13，以及覆盖于金属掩膜层13上的缓冲层14；
步骤S2、于缓冲层14表面形成一膜层15，膜层15具有相对介电层的高刻蚀选择比以及具有压缩应力；
步骤S3、于膜层15表面形成一第一刻蚀阻挡层17，并图案化刻蚀阻挡层11，以形成对应一第二金属互联结构的沟槽位置的第一刻蚀工艺窗口2；
步骤S4、通过第一刻刻蚀工艺窗口由上至下依次刻蚀膜层15、金属掩膜层13以形成初始沟槽4；
步骤S5、去除第一刻蚀阻挡层17，并于残留的膜层15表面以及初始沟槽4中形成一第二刻蚀阻挡层19阻挡层11；
步骤S6、图案化第二刻蚀阻挡层19阻挡层11，以形成对应第二金属互联结构的通孔位置的第二刻蚀工艺窗口6；
步骤S7、通过第二刻蚀工艺窗口6刻蚀对应的初始沟槽4的底部以形成初始通孔5；
步骤S8、去除第二刻蚀阻挡层19阻挡层11；
步骤S9、以膜层15、缓冲层14及金属掩膜层13形成的复合层为掩膜对初始沟槽4以及初始通孔5进行一体化刻蚀，以形成对应第二互连结构的沟槽及通孔。
在一种较优的实施方式中，阻挡层11为氮化硅层。
针对现有技术中的，形成大马士革结构时，由于金属硬质掩模涂层厚度太后引起的倒塌变形，以及太薄出现的金属掩模本身消耗太快起不到掩膜版的作用进而引起大马士革形貌异常的问题。
本发明中，通过在金属掩膜层13上覆盖一层缓冲层14，并于缓冲层14表面形成一膜层15，该膜层15具有相对介电层的高刻蚀选择比以及具有压缩应力，进而可以解决现有的在形成大马士革结构时，由于金属硬质掩模涂层厚度太后引起的倒塌变形，以及太薄出现的金属掩模本身消耗太快起不到掩膜版的作用进而引起大马士革形貌异常的问题。
进而能够显著提高双大马士革结构的形貌，并且能够解决金属掩模的涂层厚度不好定义的问题。
在一种较优的实施方式中，如图1所示，形成第一刻蚀工艺窗口2的方法包括：
形成第一刻蚀工艺窗口2的方法包括：
步骤A11、于膜层15上覆盖一层刻蚀阻挡层；
步骤A12、通过光刻工艺于第一刻蚀阻挡层17上对应第二金属互联结构的沟槽位置形成第一刻蚀工艺窗口2。
上述技术方案中，通过光刻工艺在第一刻蚀阻挡层17上最终形成第一刻蚀工艺窗口2的方法为本领域技术人员熟知的技术，此处不再赘述；
需要说明的是在，本实施例中当需要去除第一刻蚀阻挡层17时，第一抗反射层16也需要一同去除。
在一种较优的实施方式中，如图3所示，形成初始沟槽的方法包括：
步骤A21、于膜层15上涂覆形成一第一反射层16；
步骤A22、于第一反射层166上覆盖第一刻蚀阻挡层17；
步骤A23、通过光刻工艺于第一刻蚀阻挡层上对应第二金属互联结构的沟槽位置形成第一刻蚀工艺窗口2；
步骤A24、通过第一刻刻蚀工艺窗2口由上至下依次刻蚀第一抗反射层16、膜层15、金属掩膜层13以形成初始沟槽4。
在一种较优的实施方式中，如图4所示，形成第二刻蚀工艺窗口6的方法包括：形成初始通孔5的方法包括：
步骤B1、于残留的膜层15表面以及初始沟槽中涂覆形成一第二反射层；
步骤B2、于第二反射层上形成第二刻蚀阻挡层17；
步骤B3、通过光刻工艺于第二刻蚀阻挡层19上对应第二金属互联结构的通孔位置形成第一刻蚀工艺窗口2；
步骤B4、通过第二刻蚀工艺窗口6刻蚀第二抗反射层，并进一步
刻蚀对应的初始沟槽的底部以形成初始通孔5。
上述技术方案中，通过光刻工艺在第二刻蚀阻挡层19阻挡层11上最终形成第二刻蚀工艺窗口6的方法为本领域技术人员熟知的技术，此处不再赘述；
需要说明的是在，本实施例中当需要去除第二刻蚀阻挡层19阻挡层11时，第二抗反射层18也需要一同去除。
在一种较优的实施方式中，步骤S5中，通过灰化工艺去除第一刻蚀阻挡层17，以暴露初始沟槽4。
在另一种实施方式中，在第一刻蚀阻挡层17的下方设置有第一抗反射层16时，通过灰化工艺，可将第一刻蚀阻挡层17和第一抗反射层16一同去除。
在一种较优的实施方式中，步骤S8中，通过灰化工艺去除第二刻蚀阻挡层19阻挡层11，以暴露初始沟槽4及初始通孔5。
在另一种实施方式中，在第刻蚀阻挡层11的下方设置有第二抗反射层18时，通过灰化工艺，可将第二刻蚀阻挡层19阻挡层11和第二抗反射层18一同去除。
在一种较优的实施方式中，步骤S9中，将复合层为掩膜通过干法刻蚀工艺对初始沟槽4以及初始通孔5进行一体化刻蚀，以形成对应第二互连结构的沟槽及通孔。
在一种较优的实施方式中，金属互连结构的材质为铜。
以下结合附图，图5至图13，进行说明；
如图5所示，半导体结构包括衬底1，形成于衬底1中并于衬底1表面暴露的第一金属互联结构3，覆盖于衬底1上的阻挡层11、覆盖于阻挡层11上的低介电常数层12、覆盖于低介电常数层12上的金属掩膜层13，以及覆盖于金属掩膜层13上的缓冲层14；缓冲层14表面形成有膜层15，需要说明的是该膜层15具有相对介电层的高刻蚀选择比以及具有压缩应力；
膜层15表面形成一第一刻蚀阻挡层17，并图案化刻蚀阻挡层11，以形成对应一第二金属互联结构的沟槽位置的第一刻蚀工艺窗口2；
如图6所示、通过第一刻刻蚀工艺窗口由上至下依次刻蚀膜层15、金属掩膜层13以形成初始沟槽4；
如图7所示，去除第一刻蚀阻挡层17；
如图8-9所示，在残留的膜层15表面以及初始沟槽4中形成一第二刻蚀阻挡层19阻挡层11；图案化第二刻蚀阻挡层19阻挡层11，以形成对应第二金属互联结构的通孔位置的第二刻蚀工艺窗口6；
如图10所示，通过第二刻蚀工艺窗口6刻蚀对应的初始沟槽4的底部以形成初始通孔5；
如图11所示，去除第二刻蚀阻挡层19阻挡层11；
如图12所示，以膜层15、缓冲层14及金属掩膜层13形成的复合层为掩膜对初始沟槽4以及初始通孔5进行一体化刻蚀，以形成对应第二互连结构的沟槽及通孔。
如图13所示，将第二互连结构的底部继续刻蚀以打开阻挡层11。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (9)

1.一种刻蚀双大马士革结构的方法，其特征在于，包括以下步骤：
步骤S1、提供一半导体结构，所述半导体结构包括衬底，形成于所述衬底中并于所述衬底表面暴露的第一金属互联结构，覆盖于所述衬底上的阻挡层、覆盖于所述阻挡层上的低介电常数层、覆盖于低介电常数层上的金属掩膜层，以及覆盖于所述金属掩膜层上的缓冲层；
步骤S2、于所述缓冲层表面形成一膜层，所述膜层具有相对介电层的高刻蚀选择比以及具有压缩应力；
步骤S3、于所述膜层表面形成一第一刻蚀阻挡层，并图案化所述刻蚀阻挡层，以形成对应一第二金属互联结构的沟槽位置的第一刻蚀工艺窗口；
步骤S4、通过所述第一刻刻蚀工艺窗口由上至下依次刻蚀所述膜层、所述金属掩膜层以形成初始沟槽；
步骤S5、去除所述第一刻蚀阻挡层，并于残留的所述膜层表面以及所述初始沟槽中形成一第二刻蚀阻挡层；
步骤S6、图案化所述第二刻蚀阻挡层，以形成对应所述第二金属互联结构的通孔位置的第二刻蚀工艺窗口；
步骤S7、通过所述第二刻蚀工艺窗口刻蚀对应的所述初始沟槽的底部以形成初始通孔；
步骤S8、去除所述第二刻蚀阻挡层；
步骤S9、以所述膜层、所述缓冲层及所述金属掩膜层形成的复合层为掩膜对所述初始沟槽以及所述初始通孔进行一体化刻蚀，以形成对应所述第二互连结构的沟槽及通孔。
2.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，所述阻挡层为氮化硅层。
3.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，形成所述第一刻蚀工艺窗口的方法包括：
步骤A11、于所述膜层上覆盖一层所述刻蚀阻挡层；
步骤A12、通过光刻工艺于所述第一刻蚀阻挡层上对应所述第二金属互联结构的沟槽位置形成所述第一刻蚀工艺窗口。
4.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，形成所述初始沟槽的方法包括：
步骤A21、于所述膜层上涂覆形成一第一反射层；
步骤A22、于所述第一反射层上覆盖所述第一刻蚀阻挡层；
步骤A23、通过光刻工艺于所述第一刻蚀阻挡层上对应所述第二金属互联结构的沟槽位置形成所述第一刻蚀工艺窗口；
步骤A24、通过所述第一刻刻蚀工艺窗口由上至下依次刻蚀所述第一抗反射层、所述膜层、所述金属掩膜层以形成所述初始沟槽。
5.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，形成所述初始通孔的方法包括：
步骤B1、于残留的所述膜层表面以及所述初始沟槽中涂覆形成一第二反射层；
步骤B2、于所述第二反射层上形成所述第二刻蚀阻挡层；
步骤B3、通过光刻工艺于所述第二刻蚀阻挡层上对应所述第二金属互联结构的通孔位置形成所述第一刻蚀工艺窗口；
步骤B4、通过所述第二刻蚀工艺窗口刻蚀所述第二抗反射层，并进一步刻蚀对应的所述初始沟槽的底部以形成所述初始通孔。
6.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，所述步骤S5中，通过灰化工艺去除所述第一刻蚀阻挡层，以暴露所述初始沟槽。
7.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，所述步骤S8中，通过灰化工艺去除所述第二刻蚀阻挡层，以暴露所述初始沟槽及所述初始通孔。
8.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，所述步骤S9中，将所述复合层为掩膜通过干法刻蚀工艺对所述初始沟槽以及所述初始通孔进行一体化刻蚀，以形成对应所述第二互连结构的沟槽及通孔。
9.根据权利要求1所述的刻蚀双大马士革结构的方法，其特征在于，所述金属互连结构的材质为铜。
CN201711015534.1A 2017-10-25 2017-10-25 一种刻蚀双大马士革结构的方法 Pending CN107845571A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711015534.1A CN107845571A (zh) 2017-10-25 2017-10-25 一种刻蚀双大马士革结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711015534.1A CN107845571A (zh) 2017-10-25 2017-10-25 一种刻蚀双大马士革结构的方法

Publications (1)

Publication Number Publication Date
CN107845571A true CN107845571A (zh) 2018-03-27

Family

ID=61662841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711015534.1A Pending CN107845571A (zh) 2017-10-25 2017-10-25 一种刻蚀双大马士革结构的方法

Country Status (1)

Country Link
CN (1) CN107845571A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470714A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 双大马士革工艺方法
CN109585364A (zh) * 2018-11-30 2019-04-05 上海华力微电子有限公司 一种双大马士革结构的形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391277A (zh) * 2001-06-07 2003-01-15 矽统科技股份有限公司 具有双层介电质间隙壁的内连导线结构及其制作方法
CN102676996A (zh) * 2011-03-17 2012-09-19 北京广微积电科技有限公司 硅片金属化方法
CN102800628A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 防止图形倒塌的双大马士革结构制备方法
CN102903628A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US20130052818A1 (en) * 2011-08-29 2013-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Forming Interconnect Structures of Integrated Circuits
US20130095652A1 (en) * 2010-10-07 2013-04-18 Panasonic Corporation Method for fabricating semiconductor device
JP2014078579A (ja) * 2012-10-10 2014-05-01 Renesas Electronics Corp 半導体装置の製造方法
CN105206562A (zh) * 2014-06-18 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391277A (zh) * 2001-06-07 2003-01-15 矽统科技股份有限公司 具有双层介电质间隙壁的内连导线结构及其制作方法
US20130095652A1 (en) * 2010-10-07 2013-04-18 Panasonic Corporation Method for fabricating semiconductor device
CN102676996A (zh) * 2011-03-17 2012-09-19 北京广微积电科技有限公司 硅片金属化方法
CN102903628A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US20130052818A1 (en) * 2011-08-29 2013-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Forming Interconnect Structures of Integrated Circuits
CN102800628A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 防止图形倒塌的双大马士革结构制备方法
JP2014078579A (ja) * 2012-10-10 2014-05-01 Renesas Electronics Corp 半導体装置の製造方法
CN105206562A (zh) * 2014-06-18 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470714A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 双大马士革工艺方法
CN109585364A (zh) * 2018-11-30 2019-04-05 上海华力微电子有限公司 一种双大马士革结构的形成方法

Similar Documents

Publication Publication Date Title
US8933542B2 (en) Method to reduce magnetic film stress for better yield
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
CA1266724A (en) Method of fabricating a tapered via hole in polyimide
CN105514018B (zh) 制造半导体装置的方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN1318917C (zh) 利用氟化氩曝光光源制造半导体器件的方法
CN107845571A (zh) 一种刻蚀双大马士革结构的方法
US20200075457A1 (en) Semiconductor device and fabrication method thereof
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN109956446A (zh) 一种台阶结构及其制造方法
CN107833889A (zh) 3d nand闪存的台阶接触孔的构建方法
CN104733373B (zh) 一种半导体器件的制造方法
CN104658967B (zh) 一种半导体器件及其制造方法
CN209045527U (zh) 浅沟槽隔离结构
CN100378987C (zh) 多层金属层半导体元件及其制造方法
JP2001320016A (ja) 半導体装置およびその製造方法
CN104377160B (zh) 金属内连线结构及其工艺
CN115602536A (zh) 改善侧墙刻蚀中刻蚀停止层凹陷的方法
TW200304687A (en) Method for manufacturing semiconductor device using dual-damascene techniques
CN107731750A (zh) 超高深宽比sono刻蚀工艺
JPH0198243A (ja) 半導体装置の製造方法
TW200529363A (en) Dual damascene intermediate structure and related methods
CN112382609B (zh) 双大马士革工艺方法
CN104752317B (zh) 一种半导体器件的制造方法
JPS63306643A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327

RJ01 Rejection of invention patent application after publication