CN109956446A - 一种台阶结构及其制造方法 - Google Patents

一种台阶结构及其制造方法 Download PDF

Info

Publication number
CN109956446A
CN109956446A CN201910178140.0A CN201910178140A CN109956446A CN 109956446 A CN109956446 A CN 109956446A CN 201910178140 A CN201910178140 A CN 201910178140A CN 109956446 A CN109956446 A CN 109956446A
Authority
CN
China
Prior art keywords
sacrificial layer
substrate
opening
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910178140.0A
Other languages
English (en)
Inventor
万蔡辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Weil Semiconductor Co.,Ltd.
Original Assignee
WUHAN SCIENCE and TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUHAN SCIENCE and TECHNOLOGY Co Ltd filed Critical WUHAN SCIENCE and TECHNOLOGY Co Ltd
Priority to CN201910178140.0A priority Critical patent/CN109956446A/zh
Publication of CN109956446A publication Critical patent/CN109956446A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

公开了一种台阶结构及其制造方法，包括：在衬底的第一表面上形成第一牺牲层；图形化第一牺牲层以形成贯穿第一牺牲层的第一开口，第一开口暴露第一表面的部分区域；形成保护层，保护层至少覆盖第一牺牲层的至少一个连通结构和第一表面暴露的部分区域；在保护层上形成第二牺牲层；图形化第二牺牲层以形成贯穿第二牺牲层的第二开口，第二开口的至少部分边界在第一表面的正投影位于第一开口的区域内；以及分别以第一牺牲层和第二牺牲层为掩膜对衬底进行刻蚀，以在衬底中形成台阶式开口，避免了深腔曝光景深不足的问题，可有效提高产品良率和一致性，降低生产成本。

Description

一种台阶结构及其制造方法
技术领域
本发明涉及MEMS技术领域，更具体地涉及一种台阶结构及其制造方法。
背景技术
采用表面工艺制作的微机电(Micro-Electro-Mechnic System，MEMS)系统是以硅片为基体，通过多次薄膜淀积和图形加工制备形成的集微型机构、微型传感器、信号处理电路、信号控制电路以及微型执行器接口、通信和电源于一体的三维微机械结构。
随着MEMS的发展，对器件上的微结构的要求也越来越高，硅基衬底的加工从之前的单一的表面结构向更复杂的三维空间立体结构加工方向发展，高深宽比结构的加工则是其中的一个重要方向。高深宽比是指在一个三维结构中较长维度与较短维度之间的比值，MEMS中的高深宽比结构则是指微结构的高度与宽度比值或孔的深度与宽度比值较大的有垂直侧壁的结构，因此深硅刻蚀技术在MEMS器件中得到重要的发展。
深硅刻蚀技术(High Aspect Ratio Etching，大深宽比刻蚀)，又称等离子体刻蚀，与传统的反应离子刻蚀(Reactive Ion Etching，RIE)、电子回旋共振(Electron SpinResonance，ESR)等刻蚀技术相比，具有更大的各向异性刻蚀速率比和更高的刻蚀速率，且系统结构简单。
现有的用于形成高台阶结构的深硅刻蚀方法多需要结合湿法刻蚀工艺，并且需要在台阶底部做光刻。由于湿法刻蚀的各向异性较差，横向钻蚀会使得到的刻蚀剖面呈圆弧形。并且由于光刻机景深的问题，使得光刻机无法在超过10um的台阶底部正常做光刻，限制了现有的深硅刻蚀方法的应用范围。
因此有必要对现有的深硅刻蚀方法进行改进以提供一种使用干法刻蚀工艺的深硅刻蚀方法，提高刻蚀精度。
发明内容
有鉴于此，本发明的目的在于提供一种台阶结构及其制造方法，避免了深腔曝光的问题，可有效提高产品良率，降低生产成本。
根据本发明的一方面，提供一种台阶结构的制造方法，包括：
在衬底的第一表面上形成第一牺牲层；
图形化所述第一牺牲层以形成贯穿所述第一牺牲层的第一开口，所述第一开口暴露所述第一表面的部分区域；
形成保护层，所述保护层至少覆盖所述第一牺牲层的至少一个连通结构和所述第一表面暴露的部分区域；
在所述保护层上形成第二牺牲层；
图形化所述第二牺牲层以形成贯穿所述第二牺牲层的第二开口，所述第二开口的至少部分边界在所述第一表面的正投影位于所述第一开口的区域内；以及
分别以所述第一牺牲层和所述第二牺牲层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成台阶式开口。
优选地，以所述第一牺牲层和所述第二牺牲层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成台阶式开口包括：
以所述第二牺牲层为掩膜对所述衬底进行刻蚀，在所述衬底中形成第一深槽；
去除所述第二牺牲层；
以所述保护层和所述第一牺牲层为掩膜对所述衬底进行刻蚀，并在所述刻蚀的同时去除所述保护层，在所述衬底中形成预定深度的第二深槽，同时将所述第一深槽向下延伸至所述预定深度，所述第一深槽和所述第二深槽构成所述台阶式开口；以及
在形成所述台阶式开口之后去除所述第一牺牲层。
优选地，所述衬底还包括与所述第一表面相背且包括结构图形的第二表面，所述制造方法还包括：
在形成所述台阶式开口前在所述衬底的第二表面形成第三牺牲层；所述第一深槽和所述第二深槽贯穿所述衬底，暴露所述第三牺牲层的表面；以及
在形成所述台阶式开口之后去除所述第三牺牲层。
优选地，采用湿法刻蚀工艺或者氢氟酸蒸汽刻蚀去除所述牺牲层。
优选地，图形化所述第二牺牲层以形成贯穿所述第二牺牲层的第二开口还包括：
所述第二开口同时贯穿所述第二牺牲层以及所述保护层，暴露所述衬底的部分表面。
优选地，所述第一牺牲层的厚度大于1微米，所述制造方法还包括：
在形成所述第二牺牲层之后，进行化学机械平面化处理，以获得平整的结构表面。
优选地，根据所述台阶式开口的最小结构厚度以及刻蚀选择比得到所述第二牺牲层的厚度。
优选地，采用干法刻蚀工艺形成所述台阶式开口。
优选地，所述第一牺牲层和所述第二牺牲层为二氧化硅，所述保护层为氮化硅。
根据本发明实施例的另一方面，提供一种采用上述的制造方法形成的台阶结构。
本发明实施例提供的台阶结构及其制造方法，首先在第一牺牲层上形成贯穿第一牺牲层的第一开口，然后在第二牺牲层上形成贯穿第二牺牲层的第二开口，第二开口的口径小于第一开口，最后分别以第一牺牲层和第二牺牲层为掩膜对衬底进行刻蚀，在衬底中形成台阶式开口。与现有技术的台阶结构的制造方法相比，本发明实施例的制造方法可以在光刻机允许的景深高度内精确地在两层牺牲层中制作出各有开口图形的二氧化硅掩膜，通过控制干法刻蚀工艺中的刻蚀时间，得到需要的台阶高度，避免了深腔曝光的问题，可有效提高产品良率，降低生产成本。
在优选地实施例中，在两层牺牲层之间沉积致密的氮化硅薄膜，氮化硅薄膜可以平坦化第一牺牲层的粗糙表面，提高了牺牲层表面的厚度一致性，有利于提高刻蚀精度。
在优选地实施例中，根据台阶式开口的最小结构厚度以及刻蚀选择比得到第二牺牲层的厚度，然后在后续的刻蚀步骤中，即可省略去除第二牺牲层的步骤，仅通过一次刻蚀即可在衬底中形成台阶式开口，可以减少工艺步骤，提高一次深硅刻蚀生产台阶结构的效率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据本发明实施例的台阶结构的制造方法的流程示意图；
图2至图9分别示出根据本发明实施例的台阶结构的制造方法的各个阶段的截面示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
图1示出根据本发明实施例的台阶结构的制造方法的流程示意图。如图1所示，本发明实施例的台阶结构的制造方法包括步骤S110-S160。
在步骤S110中，在衬底的第一表面上形成第一牺牲层。
如图2所示，在衬底101上沉积绝缘材料，从而形成第一牺牲层102。优选地，该衬底101可以为半导体衬底。更优选地，半导体衬底101例如为硅衬底。
优选地，衬底101包括相背的第一表面和第二表面，在第一表面上通过深硅刻蚀处理形成高台阶结构，在第二表面上制作需要的结构图形。更优选地，在衬底101的第二表面上制作需要的结构图形，然后在结构图形的表面均匀涂抹光刻胶，可避免在第一表面上进行深硅刻蚀处理过程中对第二表面的结构图形的刮伤。
第一牺牲层102由绝缘材料组成，例如二氧化硅。例如，可以采用低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法，在半导体衬底101上形成二氧化硅材质的第一牺牲层102。例如，当第一牺牲层102的厚度小于/等于1微米时，优选低压化学气相沉积的方法在半导体衬底101上形成二氧化硅材质的第一牺牲层102；当第一牺牲层102的厚度大于1微米时，优选等离子增强型化学气相沉积的方法在半导体衬底101上形成二氧化硅材质的第一牺牲层102。
优选地，第一牺牲层102的厚度大于1微米，这样可以避免较大台阶孔深硅打开后衬底101出现的翘曲，提高深硅刻蚀的成品率。
在步骤S120中，图形化第一牺牲层以形成贯穿第一牺牲层的第一开口，第一开口暴露所述第一表面的部分区域。
如图2所示，采用光刻和蚀刻工艺进行图形化，从而形成穿过第一牺牲层102到达衬底101的第一开口112，所述第一开口112暴露衬底101的第一表面的部分区域。
在图形化步骤中，首先在第一牺牲层102的表面形成抗蚀剂层，采用光刻工艺在抗蚀剂层中形成包含开口的图案，然后以抗蚀剂层作为掩膜，采用选择性的蚀刻剂去除第一牺牲层102的暴露部分，从而在第一牺牲层102的表面形成第一开口112。
在该步骤的蚀刻工艺中，可以选择合适的蚀刻剂，利用蚀刻剂对于衬底101选择性去除第一牺牲层102的暴露部分的特性，使得蚀刻在衬底101的表面停止。因而通过蚀刻剂的选择性蚀刻，可以控制蚀刻深度，使得第一开口112恰好穿过第一牺牲层102到达衬底101的表面。在替代的实施例中，通过控制蚀刻的时间来控制蚀刻的深度，使得第一开口112恰好穿透第一牺牲层102到达衬底101的表面。在蚀刻之后，可以通过灰化或溶剂中溶解来去除抗蚀剂层。该图形化步骤的蚀刻工艺例如是各向异性蚀刻。
在步骤S130中，形成保护层，所述保护层至少覆盖所述第一牺牲层的至少一个连通结构和所述第一表面暴露的部分区域。
如图3所示，在第一牺牲层102上形成保护层103，保护层103以覆盖所述第一牺牲层102的至少一个连通结构和所述第一表面暴露的部分区域。示例的，第一开口112在第一牺牲层102中形成至少一个连通结构(即由简单封闭曲线构成的结构)，在形成保护层103时至少完全覆盖某一个连通结构，以在后续步骤中作为蚀刻保护层。示例的，在步骤S120的图形化工艺中，在第一开口112中制作至少一个柱状结构的二氧化硅，然后保护层103部分覆盖该柱状结构，使得这些二氧化硅可以在后续的台阶制作工艺中被去除，最终在台阶底部形成多个柱状结构，提供了多样的台阶结构。
保护层103由绝缘材料组成，例如是氮化硅(Si3N4)等绝缘材料，起到绝缘和熏蒸保护作用，同时作为深槽蚀刻保护层。可以采用热氧化、低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法，在衬底101和第一牺牲层102的表面上形成保护层103，保护层103的厚度例如是0.1微米。
在优选地实施例中，保护层103还覆盖了衬底101第一表面暴露的部分区域；优选地，保护层103同时覆盖所述第一牺牲层102和所述衬底101第一表面暴露的区域。
在步骤S140中，在保护层上形成第二牺牲层。
如图4所示，在保护层103和衬底101的暴露表面形成第二牺牲层104，第二牺牲层104由绝缘材料组成，例如二氧化硅。例如，可以采用低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法，在保护层103上形成二氧化硅材质的第二牺牲层104。例如，当第二牺牲层104的厚度小于/等于1微米时，优选低压化学气相沉积的方法在保护层103上形成二氧化硅材质的第二牺牲层104；当第二牺牲层104的厚度大于1微米时，优选等离子增强型化学气相沉积的方法在保护层103上形成二氧化硅材质的第二牺牲层104。
优选地，可以在形成二氧化硅材质的第二牺牲层104之后，进行化学机械平面化(CMP)处理，以获得平整的结构表面，将第二牺牲层104的厚度一致性提高至10nm以上。
在步骤S150中，图形化第二牺牲层以形成贯穿第二牺牲层的第二开口。
如图5所示，采用光刻和蚀刻工艺进行图形化，从而形成穿过第二牺牲层104的第二开口114，第二开口114的至少部分边界在第一表面的正投影位于所述部分区域内，也即第二开口114的口径小于第一开口112。
在图形化步骤中，首先在第二牺牲层104的表面形成抗蚀剂层，采用光刻工艺在抗蚀剂层中形成包含开口的图案，然后以抗蚀剂层作为掩膜，采用选择性的蚀刻剂去除第二牺牲层104的暴露部分，从而在第二牺牲层104的表面形成第二开口114。
在该步骤的蚀刻工艺中，可以选择合适的蚀刻剂，利用蚀刻剂对于保护层103选择性去除第二牺牲层104的暴露部分的特性，使得蚀刻在保护层103的表面停止。因而通过蚀刻剂的选择性蚀刻，可以控制蚀刻深度，使得第二开口114恰好穿过第二牺牲层104到达保护层103的表面。在替代的实施例中，通过控制蚀刻的时间来控制蚀刻的深度，使得第二开口114恰好穿透第二牺牲层104到达保护层103的表面。在蚀刻之后，可以通过灰化或溶剂中溶解来去除抗蚀剂层。该图形化步骤的蚀刻工艺例如是各向异性蚀刻。
在优选地实施例中，可以使得第二开口114同时贯穿第二牺牲层104和保护层103，以暴露衬底101的部分表面。例如，可以选择合适的蚀刻剂，利用蚀刻剂对于衬底101选择性去除第二牺牲层104和保护层103的暴露部分的特性，使得蚀刻在衬底101的表面停止。因而通过蚀刻剂的选择性蚀刻，可以控制蚀刻深度，使得第二开口114恰好穿过第二牺牲层104和保护层103到达衬底101的表面。又例如，可以通过控制蚀刻的时间来控制蚀刻的深度，使得第二开口114恰好穿透第二牺牲层104和保护层103到达衬底101的表面。
在步骤S160中，分别以第一牺牲层和第二牺牲层为掩膜对衬底进行刻蚀，以在所述衬底中形成台阶式开口。
在本发明实施例中，仅通过一次刻蚀即可在所述衬底101的中形成所述台阶式开口，避免了深腔曝光的问题。优选地，采用干法刻蚀工艺在衬底中形成所述台阶式开口。
具体地，如图6所示，以第二牺牲层104为掩膜对衬底101进行刻蚀，从而在衬底101中形成第一深槽115。
在该步骤的蚀刻工艺中，以第二牺牲层104为深槽蚀刻保护层，利用蚀刻剂选择性去除保护层103和衬底101的暴露部分，以形成所述第一深槽115。
如图7所示，采用湿法刻蚀工艺或者氢氟酸(VHF)蒸汽刻蚀去除第二牺牲层104。
优选地，使用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)溶液去除第二牺牲层104。此时，保护层103可以起到保护隔离第一牺牲层102的作用。
如图8所示，以保护层103和第一牺牲层102为掩膜对所述衬底101进行刻蚀，在所述衬底101中形成预定深度的第二深槽116，同时将所述第一深槽115向下延伸至所述预定深度，所述第一深槽115和所述第二深槽116构成所述台阶式开口。
如图9所示，在形成所述台阶式开口之后采用湿法刻蚀工艺或者氢氟酸(VHF)蒸汽刻蚀去除第一牺牲层102。
优选地，可使用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)溶液去除第一牺牲层102。
优选地，在干法刻蚀形成所述台阶结构时去除所述保护层103。
应当注意，去除第一牺牲层102和保护层103为优选的步骤，有利于提高随后形成的台阶式结构的表面亮度和美观性。
需要说明的是，图7所示的去除第二牺牲层104的步骤并非本发明实施例中必须的。在优选地实施例中，可在保护层103上沉积得到第二牺牲层104时根据台阶式开口的最小结构厚度以及衬底对二氧化硅的刻蚀选择比得到第二牺牲层104的厚度，即可在后续的刻蚀步骤中，省略图7所示的去除第二牺牲层104的步骤，合并图6和图8所示的步骤，仅通过一次刻蚀即可在所述衬底101中形成台阶式开口。
在优选地实施例中，还包括在所述衬底101的第二表面上形成第三牺牲层(图中未示出)，这样可以在后续的步骤中，使得第一深槽115和第二深槽116贯穿所述衬底101，以暴露所述第三牺牲层的表面，然后在图9所示的去除第一牺牲层102的步骤中同时去除所述第三牺牲层。
根据本发明实施例的另一方面，提供一种采用上述的制造方法形成的台阶结构。
综上所述，本发明实施例提供的台阶结构及其制造方法，首先在第一牺牲层上形成贯穿第一牺牲层的第一开口，然后在第二牺牲层上形成贯穿第二牺牲层的第二开口，第二开口的口径小于第一开口，最后分别以第一牺牲层和第二牺牲层为掩膜对衬底进行刻蚀，在衬底中形成台阶式开口。与现有技术的台阶结构的制造方法相比，本发明实施例的制造方法可以在光刻机允许的景深高度内精确地在两层牺牲层中制作出各有开口图形的二氧化硅掩膜，通过控制干法刻蚀工艺中的刻蚀时间，得到需要的台阶高度，避免了深腔曝光的问题，可有效提高产品良率，降低生产成本。
在优选地实施例中，在两层牺牲层之间沉积致密的氮化硅薄膜，氮化硅薄膜可以平坦化第一牺牲层的粗糙表面，提高了牺牲层表面的厚度一致性，有利于提高刻蚀精度。
在优选地实施例中，根据台阶式开口的最小结构厚度以及刻蚀选择比得到第二牺牲层的厚度，然后在后续的刻蚀步骤中，即可省略去除第二牺牲层的步骤，仅通过一次刻蚀即可在衬底中形成台阶式开口，可以减少工艺步骤，提高一次深硅刻蚀生产台阶结构的效率。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种台阶结构的制造方法，其特征在于，包括：
在衬底的第一表面上形成第一牺牲层；
图形化所述第一牺牲层以形成贯穿所述第一牺牲层的第一开口，所述第一开口暴露所述第一表面的部分区域；
形成保护层，所述保护层至少覆盖所述第一牺牲层的至少一个连通结构和所述第一表面暴露的部分区域；
在所述保护层上形成第二牺牲层；
图形化所述第二牺牲层以形成贯穿所述第二牺牲层的第二开口，所述第二开口的至少部分边界在所述第一表面的正投影位于所述第一开口的区域内；以及
分别以所述第一牺牲层和所述第二牺牲层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成台阶式开口。
2.根据权利要求1所述的台阶结构的制造方法，其特征在于，所述分别以所述第一牺牲层和所述第二牺牲层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成台阶式开口包括：
以所述第二牺牲层为掩膜对所述衬底进行刻蚀，在所述衬底中形成第一深槽；
去除所述第二牺牲层；
以所述保护层和所述第一牺牲层为掩膜对所述衬底进行刻蚀，并在刻蚀的同时去除所述保护层，在所述衬底中形成预定深度的第二深槽，同时将所述第一深槽向下延伸至所述预定深度，所述第一深槽和所述第二深槽构成所述台阶式开口；以及
在形成所述台阶式开口之后去除所述第一牺牲层。
3.根据权利要求2所述的台阶结构的制造方法，其特征在于，所述衬底还包括与所述第一表面相背且包括结构图形的第二表面，所述制造方法还包括：
在形成所述台阶式开口前在所述衬底的第二表面形成第三牺牲层；所述第一深槽和所述第二深槽贯穿所述衬底，暴露所述第三牺牲层的表面；以及
在形成所述台阶式开口之后去除所述第三牺牲层。
4.根据权利要求3所述的台阶结构的制造方法，其特征在于，采用湿法刻蚀工艺或者氢氟酸蒸汽刻蚀去除所述牺牲层。
5.根据权利要求1所述的台阶结构的制造方法，其特征在于，图形化所述第二牺牲层以形成贯穿所述第二牺牲层的第二开口还包括：
所述第二开口同时贯穿所述第二牺牲层以及所述保护层，暴露所述衬底的部分表面。
6.根据权利要求1所述的台阶结构的制造方法，其特征在于，所述第一牺牲层的厚度大于1微米，所述制造方法还包括：
在形成所述第二牺牲层之后，进行化学机械平面化处理，以获得平整的结构表面。
7.根据权利要求1所述的台阶结构的制造方法，其特征在于，根据所述台阶式开口的最小结构厚度以及刻蚀选择比得到所述第二牺牲层的厚度。
8.根据权利要求1所述的台阶结构的制造方法，其特征在于，采用干法刻蚀工艺形成所述台阶式开口。
9.根据权利要求1所述的台阶结构的制造方法，其特征在于，所述第一牺牲层和所述第二牺牲层为二氧化硅，所述保护层为氮化硅。
10.一种台阶结构，其特征在于，采用权利要求1-9任一项所述的制造方法形成。
CN201910178140.0A 2019-03-08 2019-03-08 一种台阶结构及其制造方法 Pending CN109956446A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910178140.0A CN109956446A (zh) 2019-03-08 2019-03-08 一种台阶结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910178140.0A CN109956446A (zh) 2019-03-08 2019-03-08 一种台阶结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109956446A true CN109956446A (zh) 2019-07-02

Family

ID=67024185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910178140.0A Pending CN109956446A (zh) 2019-03-08 2019-03-08 一种台阶结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109956446A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111204704A (zh) * 2020-01-14 2020-05-29 无锡韦尔半导体有限公司 一种台阶结构的制造方法
CN111646427A (zh) * 2020-05-27 2020-09-11 无锡韦尔半导体有限公司 台阶结构的制作方法及振动检测装置
CN115066389A (zh) * 2020-02-21 2022-09-16 罗伯特·博世有限公司 用于制造纳米级沟道结构的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178171A1 (en) * 2001-05-10 2004-09-16 Ranganathan Nagarajan Sloped trench etching process
JP2009072956A (ja) * 2007-09-19 2009-04-09 Toppan Printing Co Ltd インプリントモールド製造方法
CN102067289A (zh) * 2008-06-17 2011-05-18 株式会社爱发科 多段型衬底的制造方法
CN102241389A (zh) * 2011-06-10 2011-11-16 清华大学 一种碱金属单质封装方法
CN105439079A (zh) * 2014-08-18 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN106032268A (zh) * 2015-03-20 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种mems器件的制作方法
CN106276770A (zh) * 2016-09-29 2017-01-04 苏州工业园区纳米产业技术研究院有限公司 用于微机电系统芯片的基片、微机电系统芯片及制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178171A1 (en) * 2001-05-10 2004-09-16 Ranganathan Nagarajan Sloped trench etching process
JP2009072956A (ja) * 2007-09-19 2009-04-09 Toppan Printing Co Ltd インプリントモールド製造方法
CN102067289A (zh) * 2008-06-17 2011-05-18 株式会社爱发科 多段型衬底的制造方法
CN102241389A (zh) * 2011-06-10 2011-11-16 清华大学 一种碱金属单质封装方法
CN105439079A (zh) * 2014-08-18 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN106032268A (zh) * 2015-03-20 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种mems器件的制作方法
CN106276770A (zh) * 2016-09-29 2017-01-04 苏州工业园区纳米产业技术研究院有限公司 用于微机电系统芯片的基片、微机电系统芯片及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111204704A (zh) * 2020-01-14 2020-05-29 无锡韦尔半导体有限公司 一种台阶结构的制造方法
CN111204704B (zh) * 2020-01-14 2023-09-19 无锡韦感半导体有限公司 一种台阶结构的制造方法
CN115066389A (zh) * 2020-02-21 2022-09-16 罗伯特·博世有限公司 用于制造纳米级沟道结构的方法
CN111646427A (zh) * 2020-05-27 2020-09-11 无锡韦尔半导体有限公司 台阶结构的制作方法及振动检测装置
CN111646427B (zh) * 2020-05-27 2023-06-20 无锡韦感半导体有限公司 台阶结构的制作方法及振动检测装置

Similar Documents

Publication Publication Date Title
US5426070A (en) Microstructures and high temperature isolation process for fabrication thereof
US6051866A (en) Microstructures and single mask, single-crystal process for fabrication thereof
US5316979A (en) RIE process for fabricating submicron, silicon electromechanical structures
CN109956446A (zh) 一种台阶结构及其制造方法
KR100599124B1 (ko) 부유 구조체 제조방법
CN103839881B (zh) 具有自对准端对端导线结构的半导体器件及其制造方法
US6461888B1 (en) Lateral polysilicon beam process
CN104716032B (zh) 使用间隔件双重图案化印刷多个结构宽度的方法
US9466541B2 (en) Mechanism for MEMS bump side wall angle improvement
JP2005514728A (ja) Ｃｍｏｓ適合性基板上にマイクロ電気機械スイッチを作製する方法
CN108470710B (zh) 一种形成半导体存储装置的方法
CN109952644A (zh) 三维存储器件中的阶梯形成
JPH11261079A (ja) 半導体素子およびその製造方法
CN106957044B (zh) 一种mems器件及其制造方法和电子装置
CN208368506U (zh) 一种半导体储存器结构
US20040159629A1 (en) MEM device processing with multiple material sacrificial layers
CN105633070B (zh) 一种半导体器件及其制作方法
JP2000508479A (ja) 表面微細加工のための多重局所酸化処理
CN105448697B (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
US9741567B2 (en) Method of forming multiple patterning spacer structures
US7160751B2 (en) Method of making a SOI silicon structure
CN109216167A (zh) 图案化方法
CN108281413A (zh) 制作电容器的方法
CN107845571A (zh) 一种刻蚀双大马士革结构的方法
CN102120561B (zh) 形成晶圆穿通孔的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201116

Address after: 214000 5th floor, building C, swan tower, Wuxi Software Park, No.111, Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province

Applicant after: Wuxi Weil Semiconductor Co.,Ltd.

Address before: 430000 Three Floors of Henglong Building D in Huazhong Dawn Software Park, No. 1 Guanshan Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant before: WUHAN NAIPUDENG TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 5 / F, building C, swan block, Wuxi Software Park, 111 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant after: Wuxi Weigan Semiconductor Co.,Ltd.

Address before: 5 / F, building C, swan block, Wuxi Software Park, 111 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant before: Wuxi Weil Semiconductor Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190702

RJ01 Rejection of invention patent application after publication