JP2000508479A - 表面微細加工のための多重局所酸化処理 - Google Patents

表面微細加工のための多重局所酸化処理

Info

Publication number
JP2000508479A
JP2000508479A JP10514760A JP51476098A JP2000508479A JP 2000508479 A JP2000508479 A JP 2000508479A JP 10514760 A JP10514760 A JP 10514760A JP 51476098 A JP51476098 A JP 51476098A JP 2000508479 A JP2000508479 A JP 2000508479A
Authority
JP
Japan
Prior art keywords
substrate
layer
forming
mask
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10514760A
Other languages
English (en)
Other versions
JP3355193B2 (ja
Inventor
イズメイル、エム・サレー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kavlico Corp
Original Assignee
Kavlico Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kavlico Corp filed Critical Kavlico Corp
Publication of JP2000508479A publication Critical patent/JP2000508479A/ja
Application granted granted Critical
Publication of JP3355193B2 publication Critical patent/JP3355193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00492Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 多重LOCOS(局所的酸化)プロセスで基板の表面を加工して互いに垂直方向に分離された一連の平面領域群を形成する。或る実施例のプロセスでは各LOCOS処理に対してそれぞれのハードマスク層を形成する。別の実施例のプロセスでは、窒化シリコンマスク層を形成し、このマスク層のパターンを反復的に変えてゆく。各パターン変更は形成される各平面領域に対応しており、各パターン変更の後マスク層の開口部に酸化層を成長させる。酸化層成長は基板の一部を消費し、そのパターンに対応する平面レベルとその上の平面レベルとが垂直方向に分離する。マスクパターンによって一度露出された基板の領域を露出されたままにすることによって、次のLOCOS処理の段階でもそれ以前に設定されたレベル間の分離が維持されることになる。ハードマスクは、LOCOS処理を反復するうちに窒化シリコン層が酸化物に変わるのを防ぐポリシリコンを含み得る。

Description

【発明の詳細な説明】 表面微細加工のための多重局所酸化処理発明の背景 発明の分野 本発明は、半導体デバイスの製造、特に一体型微細加工センサの製造のための 半導体基板表面の加工プロセスに関するものである。関連技術の説明 局所酸化(LOCOS)プロセスは、フィールド酸化層として知られている厚 い(通常5000乃至10000Å)の酸化物アイソレーション領域を形成する ためのよく知られた方法である。典型的なLOCOSプロセスでは、シリコン基 板の表面上に形成された窒化シリコン層をパターニングして、基板の一部を露出 する開口部を形成する。次にこの基板を酸素の存在下で加熱して、開口部内にフ ィールド酸化層を成長させる。次に窒化物層を剥離して、トランジスタのような 従来型の集積回路素子を、フィールド酸化層によって互いに分離された基板の領 域の中及び上に形成する。 機械的要素を有する加速時計や圧力センサのようなマイクロマシンを、シリコ ン基板上の従来型の回路素子に一体的に組み込むことができる。このようなマイ クロマシーンの形成には、凹部及び/又はキャビティーを形成するための基板表 面の加工が必要になることが多い。凹部及びキャビティーを形成するための方法 の中には、例えば、水酸化カルシウム等方性シリコンエッチング又はドライプラ ズマエッチングによるシリコン基板のエッチングがあるが、これらの手順では、 通常表面に残留物が残ったり、表面が粗くなったり、若しくは表面欠陥が生じて 、その表面が能動集積回路素子や融着ボンディングのために不適切なものとなる 。従って、平滑で、欠陥の無い形状の表面を形成するための方法が必要となる。発明の要約 本発明によれば、局所酸化(LOCOS)プロセスによって、基板の表面を加 工する。このLOCOSプロセスは、基板表面上にマスク層を形成し、基板上の 凹部が必要な部分にマスク層に開口部を形成し、且つ基板上のマスク層によって 露出された部分を消費するプロセスで酸化領域を形成する。酸化領域の形成及び その除去の後、酸化領域が形成された領域に凹部が残る。この凹部における表面 は、平滑で比較的欠陥が無く、マイクロマシーンセンサや集積回路のための能動 領域の形成に適したものとなる。 本発明のある実施例によれば、複数回のLOCOSプロセスで、基板の表面上 にレベル(高さ位置)の一組を形成する。各LOCOSプロセスでは、各レベル に関連するパターンを有するマスクを使用する。例えば、第1マスクパターンは 、最下位表面レベルに関連する基板の領域を露出する。この第1マスクによって 露出された領域において二酸化シリコンを成長させ、このマスク及び成長した二 酸化シリコンを除去して基板上に凹部を残す。次に第2マスクを形成し且つパタ ーニングして、前に形成した凹部に関連する基板の領域、及び次に高いレベルに 関連する基板の領域を露出させる。この第2マスクによって露出された領域にお いて二酸化シリコンを成長させ、第2マスク及び成長した二酸化シリコンを除去 して、少なくとも2つの異なる深さにおいて凹部を残す。このLOCOSプロセ スを反復して、多数の異なるレベルを形成することができる。第1マスクパター ンによって露出された領域の全てが第2マスクパターンによっても露出されるよ うな2枚のマスクパターンを用いることにより、第1及び第2マスクによって露 出された領域に下位平面、第2マスクのみによって露出された領域に中位平面、 及び両マスクによってカバーされている領域に高位平面を形成する。 本発明の別の実施例によれば、1枚のマスク層を形成して、次に複数回のパタ ーニングを行う。このマスク層のための第1パターンは、基板の表面の第1又は 最下位レベルが必要な部分に開口部を有する。第1パターンのために形成したマ スク層の開口部において酸化層を成長させることにより、基板表面の最下位レベ ルが必要な基板上の部分が消費される。このマスク層のための第2パターンは、 第1パターンのためのマスク層を通して形成された開口部を拡大し、若しくはこ のマスク層を貫通する新たな開口部をつくり出す。第2パターンによって露出さ れているが第1パターンによっては露出されていない追加の基板上の領域は、基 板表面の第2レベル領域を確定する。このマスク層のための第2パターンを形成 した後、酸化層を成長させることによって、最下位レベル及び第2レベルの領域 の双方において基板が更に消費される。このマスク層のパターニング及び酸化層 の成長のためのプロセスは、所望の数の表面レベルが形成されるまで反復するこ とができる。 典型的な応用例では、このマスク層は窒化シリコンからなる。窒化シリコンは 酸化成長の際に部分的に二酸化シリコンに変わる。従って、窒化シリコン層の厚 みは、この窒化シリコン層が用いられるマスクパターン(又はLOCOSプロセ ス)の数に応じて調節することができる。別の方法では、非常に厚い窒化シリコ ン層を形成するのを避けるために、初めにマスク層が窒化シリコン層の上に被着 されたポリシリコンの層を含むようにすることができる。酸化成長によってLO COSプロセスの際にポリシリコン層が消費されるが、このポリシリコンによっ て窒化シリコンの消費が防止される。ポリシリコン層の厚みは、このポリシリコ ンが完全に二酸化シリコンに変わるように選択することができる。基板から成長 した二酸化シリコンを除去する同じエッチング処理によってマスク層におけるポ リシリコンから形成された二酸化シリコンも除去され る。 本発明による或るプロセスの場合は、マスク層の1つのパターンに対する酸化 成長/除去の後に、次のパターンに対する酸化物を成長させ、各パターンに対し て成長した酸化物の厚みが、1つのパターンによって確定されたレベルと、次の パターンによって確定されたレベルとの間の垂直方向の分離を決定する。別のプ ロセスでは、一連のパターンに対する複数の酸化物成長工程における各酸化成長 が蓄積してゆく。図面の簡単な説明 第1図は、本発明の実施例による微細加工用センサの断面図である。 第2A図〜第2I図は、複数のマスクと複数回のLOCOS処理を用いて基板 の表面を加工するプロセスにおける半導体基板の断面図である。 第3A図乃至第3C図は、1枚のマスクと複数回のLOCOS処理を用いて基 板の表面を加工するプロセスにおける半導体基板の断面図である。 第4A図及び第4B図は、1回又はそれ以上の回数のLOCOS処理で消費さ れるポリシリコン層が初めに設けられているハードマスクの断面図である。 各図面において類似の、又は同一の要素には同一の符号を付している。好適実施例の詳細な説明 本発明の或る実施例によれば、基板の表面がLOCOS(局所的酸化)プロセ スを用いて加工される。LOCOSプロセスは、能動集積回路素子の形成、及び 融着ボンディングに適した平滑で欠陥の無い表面を形成する。本発明によるプロ セスの1つでは、シリコン基板を加工して3枚以上の平面レベルを形成する。こ のプロセスは、複数回の酸化物成長ステップのため、複数回パターニングされる 1枚の窒化物マスク層を用いる。この窒化物層の第1のパターンは1又は2以上 の開口部を有し、こ の開口部上が基板の表面の最下位レベルとなる。酸化物をこの開口部において成 長させ除去すると、シリコン基板に凹部が残る。次に、次回の酸化物成長のため 、窒化シリコンマスク層の開口部を新たに加えるか拡大することができる。酸化 物の成長及び除去により、以前に形成された凹部は深くなり、また追加或いは拡 大された開口部の部分では新たな浅い凹部が形成される。この開口部の追加或い は拡大された部分が、次の更に上の基板表面のレベルを確定する。マスク層の連 続的なパターン形成及び酸化物の成長及び除去により一連の表面レベルが形成さ れる。 第1図が示すのは、シリコン基板110の中及び上に形成されたセンサ100 である。シリコン基板110の表面は、3つの平面レベル、即ち柔軟な構造体1 50が融着されている高位平面116、柔軟な構造体150の動きの影響を受け る能動領域が形成される中位平面114、及びその中及び上に従来型の集積回路 素子が形成される低位平面112を含む。「融着された柔軟な構造体を備えた半 導体センサ(SemiconductorSensor with a Fusion Bonded Flexible Structure )」なる名称の米国特許 を本明細書と一体に参照されたい。この米国 特許には、センサ100に類似したセンサ及びこのようなセンサを形成するため に必要な融着ボンディングのようなプロセスが記載されている。 高位平面116と低位平面112との間の垂直方向の分離S1は、センサ10 0の製造の際に重要である。特に、高位平面116は、融着ボンディングのため に利用可能な表面の最も高い位置でなければならず、また融着ボンディングの前 に基板110の上に形成される全ての回路素子は、高位平面116のレベルより 下に設けられなければならない。更に、柔軟な構造体150の壊れやすい部分へ の損傷を避けるため、900℃以上の環境温度が必要な半導体製造工程は融着ボ ンディングプロセスの前に完了しておくべきである。このような目的を達成する ため。垂 直方向の分離S1は、高温のプロセスによって下位平面112の中及び上に形成 されるフィールド酸化層120及びポリシリコン領域130及び132のような 構造体の厚みの分を収めるものでなければならない。典型的な応用例では、フィ ールド酸化層120は8500Åの厚みを有し、下側平面112より上に450 0Å突出し得る。典型的な応用例におけるポリシリコン層は5000Åの厚みを 有し得、トランジスタの相互接続領域132及びゲート領域130、及び下位平 面112に形成される他の能動回路を形成する。下位平面112と高位平面11 6との間の分離S1は、相互接続(領域132)がフィールド酸化層120の上 層をなし得ることから、フィールド酸化層120と相互接続領域132とが重な った最も高いレベルより大きいものであるべきである。従って、典型的な分離S 1は、約1mmである。 高位平面116と中位平面114との間の垂直方向の分離S2は、センサ10 0の動作に関して重要である。分離S2は、キャビティー140のサイズ及び中 位平面114の中に形成される能動領域と柔軟な構造体150との間の距離を確 定する。分離S2は、微細加工用センサ100の性能を最適化するように選択さ れるべきである。より具体的には、分離S2は、柔軟な構造体150のキャビテ ィー140内への最大延出部を収めるものであるべきであり、キャビティー14 0の底部に形成された能動領域を、柔軟な構造体150から最適な距離に位置さ せるようにすべきである。典型的なセンサでは、分離S2は約2400Åである 。 第2A図乃至第21図に示すのは、シリコン基板110の表面加工及び能動回 路素子群のアイソレーションのためのフィールド酸化領域120を形成するプロ セスである。第2A図に示すのは窒化シリコンマスク層230の形成及びパター ニングの後の基板110であり、窒化シリコンマスク層230は、基板110の 表面のそれでカバーされた部分を後 続の酸化プロセスから保護するだけの十分な厚みを有する。窒化シリコン層23 0は、低圧CVD(LPCVD)又はプラズマCVD(PECVD)を用いて、 通常約100〜500Åの厚みのパッド酸化層220上に、約1000〜300 0Åの厚みに被着することができる。パッド酸化層220は、窒化シリコン層2 30をパターニングし窒化シリコン層230とシリコン基板110との境界面に おける応力を低下させるエッチングプロセスから基板110を保護する。窒化シ リコンマスク層230は、フォトレジスト及び従来型のフォトリソグラフィー技 術を用いてマスキング及びエッチングによりパターニングされ、シリコン基板1 10の領域212の上に窒化シリコン層230に開けられた開口部232を形成 する。領域212は、基板110の外形形成が一度終了したときに残っている基 板110表面の最下位レベルである。 フォトレジストの除去及びクリーニング工程の後、基板110を、大気圧の下 、酸素か湿った酸素か、又は酸素−水素混合物の存在の下で約1000〜120 0℃に加熱し、開口部232に酸化領域222を厚さt1まで成長させる。酸化 成長のための温度、圧力、環境、及び時間は、所望な厚みt1が得られるように 調節する。例えば厚みt1が17000Åである場合、大気圧の下、酸素と水素 の存在下で、約30000秒間、約1150℃の温度を適用することができる。 よく知られているように、二酸化シリコンの成長では、約0.45×二酸化シリ コン領域222の厚みt1の深さまでシリコンを消費する。二酸化シリコン領域 222の成長は、窒化シリコン層230の下にも延びる。従って、開口部232 の境界は、領域212の所望の境界から(酸化層の厚みの約85%まで)オフセ ットする。 第2C図に示すのは、窒化シリコン層230、二酸化シリコン領域222、及 びパッド酸化層220の除去の後の基板110である。窒化シ リコン層230は、二酸化シリコンに対して選択的な高温のリン酸又はドライプ ラズマエッチングを用いて剥離することができる。次に、二酸化シリコン領域2 22及びパッド層220を、シリコンに対して選択的なフッ化水素酸又は緩衝酸 化エッチングを用いて除去することができる。シリコンに対して選択的な濃縮フ ッ化水素酸によって、窒化シリコンと二酸化シリコンを同時に剥離することもで きる。第2C図に示す点でも、シリコン基板110は領域212において、厚み 約0.45×t1の深さの凹部を有する。この実施例の場合は、厚みt1が17 000Å、凹部の深さが約7600Åである。 第2のLOCOS処理のための第2のマスクの形成のため、第2D図に示すよ うな窒化シリコン層250及びパッド酸化層240が基板110上に形成される 。従来のマスク及びエッチングプロセスにより窒化シリコン層250をパターニ ングして、基板110の領域212及び214に、第2E図に示すような開口部 252及び254を形成する。開口部254は、下位平面112の一つ上のレベ ルである中位平面114の境界を制御する。開口部252は、基板110に以前 に形成された凹部を露出する。基板110は、再び酸素の存在下で高温処理を受 け、第2F図に示すように、開口部252及び254のそれぞれに二酸化シリコ ン領域242及び244が成長する。酸化成長のために用いられる時間、温度、 及び圧力によって領域242及び244の厚みt2が決まり、シリコン基板11 0の一部が、約0.45×厚みt2の深さまで消費される。 第2G図に示すのは、窒化シリコン層250及び二酸化シリコン領域242及 び244を除去した後の基板110である。基板110の両LOCOS処理の間 にカバーされていた部分は、概ねもとの基板110の表面のレベルにあり、高位 平面116を形成する。二酸化シリコン領域 244の除去によって、高位平面116から垂直方向に分離S2だけオフセット した中位平面114が形成される。分離S2は二酸化シリコン領域244におい て形成される際に使われるシリコンの量によって決まり、その大きさは約0.4 ×厚さt2である。この実施例では、厚みt2は約5300Åであり、中位平面 114は高位平面116から約2400Åオフセットされている。酸化領域24 2の形成及び除去により、領域212に以前に形成された凹部の深さが深くなる 。低位平面112は、二酸化シリコン領域242の除去によって、より深くなっ た凹部の底部の位置である。高位平面116から低位平面112までの垂直方向 の分離S1は、二酸化シリコン領域222及び242の形成において消費さるシ リコンの全厚みによって決まる。領域242の形成及び除去により、厚みt1と t2の合計×0.45の全深さにするために、酸化領域242の厚みの約45% まで、領域212における凹部の深さを深くする。厚みt1が約17000Åで 厚みt2が約5300Åである実施例では、低位平面112が高位平面116か ら約1mmオフセットされる。 本発明の或る実施例によれば、酸化領域の厚みt1及びt2は、基板110の 表面上の平面レベル間の垂直方向の所望の分離によって選択される。特に厚みt 1は、下位平面112と中位平面114との間の所望の分離(S1−S2)を、 基板110の消費によって生じた酸化領域242の厚みの率(0.45)で除し た大きさである。厚みt2は、中位平面114と高位平面116との間の所望の 分離(S2)を、基板110の消費によって生じた酸化領域244の厚みの率( 0.45)で除した大きさである。窒化シリコン層の形成及びパターニング、窒 化シリコン層の開口部によって露出されたシリコンの酸化、形成された酸化領域 の除去は、2、3、或いはそれ以上の回数反復し、基板110の表面上 に3、4、又はそれ以上の異なる平面レベルを形成することができる。エッチン グマスクが以前に形成された凹部を露出する場合には、酸化領域の形成及び除去 によって、以前のレベル間の垂直方向の分離は保存される。これは、全ての露出 された領域における凹部の深さが同じ量だけ増加するためである。 基板110の表面上に所望の外形を形成した後、従来のプロセスによって、ア イソレーションウェル(図示せず)及びフィールド酸化領域を形成することがで きる。第2H図、及び第2I図に示すのは、フィールド酸化領域120を形成す るLOCOSプロセスである。このLOCOSプロセスにおいて、パッド酸化層 260及び窒化シリコン層270は、基板110の加工された表面上に形成され る。次に窒化シリコン層270をパターニングして、フィールド酸化領域120 が必要な場所に開口部272を形成する。次にフィールド酸化領域120を開口 部において成長させ、その後窒化シリコン層270を除去する。 ボンド/ゲート酸化層122は、後に行われる柔軟な構造体150の高位平面 166への融着ボンディングのために形成される。従来のプロセシングでは、低 位平面112及び中位平面114に、若しくは中位平面114又は低位平面11 2における微細加工センサ用の能動領域に能動回路を形成することができる。ひ とたび能動回路の形成のために必要な高温プロセスが完了すると、柔軟な構造体 150が高位平面116に融着される。LOCOS処理を用いて基板110を加 工することの利点は、高位平面116から低位平面112又は中位平面114へ の移行部分に生ずる角部が丸くなる点である。丸くなった角部によって、柔軟な 構造体150が湾曲した際に生ずる応力が低下する。また、各層や境界構造は丸 い角部の外形に容易に従い、直角で角の尖ったレベル間の移行部分を横断する相 互接続構造と比較して信頼性の高いレベル間相互接続 構造が形成される。 第2A図乃至第2I図に関連して説明した各LOCOS処理のための個別のマ スク層を形成するための別法として、窒化シリコン層230を複数回のLOCO S処理のために複数回パターニングすることができる。この別プロセスの初めの ステップは、第2A図及び第2B図を参照して上述したものと同じである。しか しこの別プロセスでは、第2C図に示すような窒化シリコン層230の除去の代 わりに酸化領域222を除去し、第3A図に示すように窒化シリコン層320は 保持して再度パターニングする。シリコン及び窒化シリコンに対して選択的な緩 衝フッ化水素酸(BHF)や緩衝酸化エッチング(BOE)のようなエッチング 処理を第2B図の構造に施して、第3A図の構造が得られる。この点において、 シリコン基板110は領域212に約0.45×厚みt1の深さの凹部を有する 。 局所酸化領域222の除去の後、窒化シリコン層230は、従来のマスキング /エッチングプロセスによって再パターニングされ、基板110の領域214の 上に、窒化シリコン層230の開口部334が形成される。開口部334は下位 平面112から次の上のレベルの中位平面114の境界を制御する。中位平面1 14のレベルにおける工程が低位平面112の隣接部分で必要だった場合には、 窒化シリコン層230を再パターニングして開口部232を拡大し、領域212 の凹部に隣接する基板110の一部分を露出することができる。 窒化シリコンマスク層230を再パターニングした後、基板110を酸素の存 在下で再び加熱して、第3C図に示すように開口部232及び334のそれぞれ に二酸化シリコン領域342及び344を成長させる。酸化成長に用いられる時 間、温度、及び気圧によって、領域342及び344の厚みt2を調節する。酸 化領域342の形成及び除去により、 領域342によって領域212に以前に形成された凹部の深さを深くする。低位 平面112における2回のLOCOS処理の位置合わせ不良は生じない。これは 、開口部232が酸化領域222と342の双方の境界を決めているためである 。 窒化シリコン層230のパターニング、窒化シリコン層230の開口部によっ て露出されたシリコンの酸化、及び形成された酸化領域の除去は2、3、又はそ れ以上の回数反復して、基板110の表面上に3、4、又はそれ以上の異なる平 面レベルを形成することができる。隣接するレベル間の垂直方向の分離が十分に 厚い酸化領域の成長が実現不可能であるほど大きい場合は、酸化成長及び除去処 理シーケンスを、窒化シリコン層230の再パターニングなしに反復することが できる。開口部における二酸化シリコン領域の複数回の成長及び除去によって、 複数の二酸化シリコン領域の積層した厚みを有する一層の二酸化シリコン領域を 成長させ、かつ除去することによって形成される凹部と、同じ深さを有する凹部 が形成される。 二酸化シリコン領域342及び344を形成する前に、二酸化シリコン領域2 22を除去する別法では、二酸化シリコン領域222を損なわないようにしたま ま、窒化シリコン層230を再パターニングし、且つ二酸化シリコン領域344 を成長させることができる。ここでは、二酸化シリコン領域222が厚くなると 共に、二酸化シリコン領域344が成長する。エッチング工程をなくすことによ って、基板110の表面を加工するのに必要なプロセシングステップの数を減ら すことができる。後続の酸化プロセスの前に酸化領域を再除去しないことの利点 は、酸化層の成長速度が既に成長した酸化層の厚みによって決まり、酸化領域2 22の厚みが、酸化領域344の厚みt2より薄い大きさまでしか厚くならない という点である。下位平面112と中位平面114の間の所望 の分離を得るのに必要な厚みt1の決定は、何回かの酸化成長プロセスを通して 酸化領域が損なわれずに残る場合ますます複雑になる酸化成長の速度の変化を説 明できるものでなければならない。 第3C図の窒化シリコン層230、二酸化シリコン領域342及び344、及 びパッド酸化層220の除去の後、基板110は第2G図に示すものと同じ外形 を有し、基板110のプロセシングは、第2H図及び第2I図について説明した ように続行することができる。第3A図乃至第3C図に示すプロセスステップは 、第2C図乃至第2F図に示すプロセスステップと比較して、各LOCOS処理 に対して追加の窒化シリコン層及びパッド酸化層を設ける必要がないという利点 を有する。しかし、窒化シリコン層230は第3A図乃至第3C図のプロセスの ためにより厚くなければならない。これは各LOCOS処理が窒化シリコン層2 30をある程度酸化していまうためである。例えば、二酸化シリコン領域222 を17000Åの厚みまで成長させるために、約700Åの窒化シリコン層23 0を二酸化シリコンに変える、酸素−水素環境下での1150℃で約510分間 の処理が必要である。約5400Åの厚みまで領域344を形成するための後続 の酸化処理には、更に約50Åの窒化シリコンを二酸化シリコンに変える、酸素 −水素環境下での1000℃で約105分の処理が必要である。2つの酸化処理 を受けることに加えて、窒化シリコン層230は、領域222を除去する酸化エ ッチング処理も受ける。従って、第2C図乃至第2F図のプロセスステップのた めに、窒化シリコン層230の厚みとしては約1000Å及び1200Åで十分 であるが、第3A図乃至第3C図に示すステップを含むプロセスのためには、窒 化シリコン層230は2回の酸化処理に耐えるために約1500Å以上の厚みで あるべきである。層230が2回以上再パターニングされる場合には更に厚い窒 化シリコンが必要である。 本発明の別の実施例によれば、必要な窒化シリコンの厚みを薄くするために、 マスク層が窒化シリコン層の上に被着されたポリシリコン層を含む。第4A図に 示すのは、基板110上にパッド酸化層220を被着又は成長させ、パッド酸化 層220の上に窒化シリコン層230を被着し、且つ窒化シリコン層230の上 にポリシリコン層430を被着することによって形成されたマスク層である。典 型的なポリシリコン被着はLPCVDによって行われ、ポリシリコン層430の 厚みは、このポリシリコン層430が酸化によって完全に消費されるが、その後 窒化シリコン層230が二酸化シリコンに変換することを防止するように選択さ れる。例えば、ポリシリコン層430は、約0.45×基板110上に形成され た局所酸化層の厚みより僅かに薄い厚みとすることができる。 ポリシリコン層430及び窒化シリコン層230は、フォトレジストの1枚の マスク層を用いてパターニングされる。ポリシリコン及び窒化シリコンのための 典型的なエッチングは、ポリシリコン層のために6フッ化イオウ及び酸素、窒化 シリコンのためにフレオン(CF4)及び酸素を用いるドライプラズマエッチン グである。 ハードマスク層のパターニングの後、この構造体をクリーニングして、熱酸化 層を所望の厚みまで成長させる。第4B図に示すのは、LOCOS処理によって ポリシリコン層430が完全に消費され、窒化シリコン層230上に二酸化シリ コン領域440が残るような厚みまで二酸化シリコン層を成長させた例である。 二酸化シリコン領域440及び222は、例えば緩衝又は希釈フッ化水素酸で除 去される。或る実施例では、ポリシリコン層430が基板110から消費される シリコンの厚みより薄く、二酸化シリコン440が概ねパッド酸化層220の厚 み(約100乃至500Å)の分だけ薄くなっている。制御された酸化エッチン グにより、後続の窒化シリコン層230のパターニングの際に基板110 を保護する酸化層が残される。酸化領域222及び440の除去により、第3A 図に示すような構造が形成され、この構造は前に説明したように更にプロセシン グすることができる。 本発明の特定の実施例を引用して説明したが、この説明は本発明の実施例の一 つにすぎず、本発明がこれに限定されるものではない。例えば、本発明によるプ ロセスでは、微細加工センサ形成のための例をとって説明したが、本発明の他の 用途には、任意の目的で基板の表面を加工することも一般的に含まれる。ここに 開示した実施例の特徴の種々の他のアレンジや組み合わせは、以下の請求の範囲 に記載の本発明の範囲に含まれる。

Claims (1)

  1. 【特許請求の範囲】 1.基板の表面を加工するための方法であって、 前記表面の最下位レベルが必要な領域の上に開口部を有する第1ハードマスク を形成する過程と、 前記第1ハードマスクの開口部の下の基板領域において第1酸化領域を成長さ せる過程と、 前記基板の表面に凹部を形成するべく前記第1酸化領域を除去する過程とを含 むことを特徴とする基板表面の加工方法。 2.前記第1ハードマスクを除去する過程と、 前記基板の中位レベルが必要な領域の上に開口部を有する第2ハードマスクを 形成する過程と、 前記第2ハードマスクの開口部の下の基板領域において第2酸化領域を成長さ せる過程と、 前記基板の表面に凹部を形成するべく前記第2酸化層を除去する過程とを更に 含むことを特徴とする請求項1に記載の方法。 3.前記第2ハードマスクを除去する過程を更に含み、前記第1ハードマスク、 前記第2ハードマスク、及び前記酸化領域の除去によって、酸化成長の際に前記 第1ハードマスク及び前記第2ハードマスクによってカバーされた領域において 最高位レベルを有し、酸化成長の際に前記第2ハードマスクにおける開口部の下 で且つ前記第1ハードマスクによってカバーされた領域において中位レベルを有 し、また酸化成長の際に前記第1ハードマスク及び前記第2ハードマスクの開口 部の下の領域において最下位レベルを有する基板の表面を形成することを特徴と する請求項2に記載の方法。 4.前記基板の表面の前記最下位レベルに半導体デバイスの能動領域を形成する 過程を更に含むことを特徴とする請求項3に記載の方法。 5.前記表面の最高位レベルに構造体を融着ボンディングする過程を更に含むこ とを特徴とする請求項3に記載の方法。 6.前記基板の中位レベルに半導体デバイスの能動領域を形成する過程を更に含 むことを特徴とする請求項3に記載の方法。 7.能動領域がセンシングデバイスの領域を含み、且つ柔軟な構造体を前記最高 位平面に融着ボンディングする過程を更に含み、且つ前記柔軟な構造体が、前記 中位レベル層において前記能動領域と相互作用することを特徴とする請求項6に 記載の方法。 8.前記基板の表面の最下位レベルが必要な領域の上に前記第2マスクが開口部 を有することを特徴とする請求項2に記載の方法。 9.前記第1ハードマスクを形成する過程が、 前記基板の表面上に窒化シリコン層を被着する過程と、 前記開口部を形成するべく前記窒化シリコン層をパターニングする過程とを含 むことを特徴とする請求項1に記載の方法。 10.前記第1ハードマスクを形成する過程が、前記窒化シリコン層上にシリコ ン層を被着する過程を更に含むことを特徴とする請求項9に記載の方法。 11.前記シリコン層が、前記酸化領域の成長によってシリコン層が二酸化シリ コンに変わるような厚みを有することを特徴とする請求項10に記載の方法。 12.前記シリコン層が、多結晶シリコンを含むことを特徴とする請求項10に 記載の方法。 13.基板の表面を加工するための方法であって、 前記基板の表面をカバーするマスク層を形成する過程と、 前記基板の第1部分の上に開口部を形成するべく前記マスク層をパターニング する過程と、 前記基板の第1部分の上に酸化層を成長させる過程と、 前記基板の第2部分の上に開口部を形成するべく前記マスク層を再パターニン グする過程と、 前記マスク層のパターニング及び再パターニングによって露出された、前記基 板の前記第1部分及び前記第2部分の上に酸化層を成長させる過程と、 前記基板の表面から酸化領域を除去する過程とを含むことを特徴とし、 前記酸化層の除去によって、酸化領域の成長において消費された基板の一部に よって生じた前記基板表面における凹部が残ることを特徴とする基板表面の加工 方法。 14.前記基板の前記第1部分の上に酸化層を成長させた後、前記基板の第1及 び第2部分の上に酸化層を成長させる前に、前記基板の第1部分から酸化層を除 去する過程を更に含むことを特徴とする請求項13に記載の方法。 15.前記基板の前記第1部分及び前記第2部分の上に酸化層を成長させること によって、前記基板の前記第1部分の上に以前に成長させた酸化層を厚くするこ とを特徴とする請求項13に記載の方法。 16.前記基板がシリコンを含むことを特徴とする請求項13に記載の方法。 17.前記マスク層を形成する過程が、前記シリコン基板の上層をなす窒化シリ コンの層を形成する過程を含むことを特徴とする請求項16に記載の方法。 18.前記マスク層を形成する過程が、前記窒化シリコン層の上層をなすポリシ リコン層を形成する過程を更に有することを特徴とする請求項17に記載の方法 。 19.前記ポリシリコン層の厚みが、このポリシリコン層が酸化層成長 の工程において完全に消費されるような厚みであることを特徴とする請求項18 に記載の方法。 20.前記酸化層を成長させる過程が、酸素の成長の下で基板を加熱する過程を 含むことを特徴とし、 前記マスク層が、酸化層の成長を、前記マスク層の開口部が形成された領域に 制限することを特徴する請求項13に記載の方法。 21.前記マスク層をパターニングする過程が、前記マスク層における開口部の 第1の組を形成する過程を含むことを特徴とする請求項13に記載の方法。 22.前記マスク層を再パターニングする過程が、前記マスク層が開口部の第1 の組、及び開口部の第2の組を有するパターンを有するように、前記マスク層に おける開口部の第2の組を形成する過程を含むことを特徴とする請求項21に記 載の方法。 23.前記マスク層を再パターニングする過程が、前記第1の組の開口部の中の 少なくとも1つを拡大する過程を含むことを特徴とする請求項21に記載の方法 。 24.前記マスク層を再パターニングする過程が、前記マスク層における開口部 の第2の組を形成する過程を更に含むことを特徴とする請求項23に記載の方法 。 25.基板の表面を加工するための方法であって、 基板の表面上にマスク層を形成する過程と、 前記マスク層の一部をエッチングする過程と、 前記マスク層のエッチングによって露出した前記基板の部分の上に酸化層を形 成するべく、酸素の存在下で基板を加熱する過程と、 前記酸化層を除去して前記基板に凹部が残るようにする過程と、 同じマスク層を用いて、エッチング、加熱、及び除去の各過程を1又 は2回以上反復する過程とを含むことを特徴とする基板表面の加工方法。 26.前記エッチング、加熱、及び除去過程のそれぞれが、基板の表面上の所望 のレベルに対応し、且つ各加熱過程によって、その加熱過程を含む反復に対応す る所望のレベルと、基板の表面上の次に高い所望のレベルとの間の所望の分離に 比例する厚みの酸化層を形成することを特徴とする請求項25に記載の方法。
JP51476098A 1996-09-20 1997-09-17 表面微細加工のための多重局所酸化処理 Expired - Fee Related JP3355193B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/717,024 1996-09-20
US08/717,024 US5966617A (en) 1996-09-20 1996-09-20 Multiple local oxidation for surface micromachining
PCT/US1997/016129 WO1998012740A1 (en) 1996-09-20 1997-09-17 Multiple local oxidation for surface micromachining

Publications (2)

Publication Number Publication Date
JP2000508479A true JP2000508479A (ja) 2000-07-04
JP3355193B2 JP3355193B2 (ja) 2002-12-09

Family

ID=24880402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51476098A Expired - Fee Related JP3355193B2 (ja) 1996-09-20 1997-09-17 表面微細加工のための多重局所酸化処理

Country Status (7)

Country Link
US (1) US5966617A (ja)
EP (1) EP0946977B1 (ja)
JP (1) JP3355193B2 (ja)
KR (1) KR100337231B1 (ja)
CN (1) CN1236483A (ja)
DE (1) DE69709680T2 (ja)
WO (1) WO1998012740A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020516082A (ja) * 2017-04-04 2020-05-28 キオニックス インコーポレイテッド マイクロ電気機械システムの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19928297A1 (de) * 1999-06-22 2000-12-28 Bosch Gmbh Robert Verfahren zur Herstellung eines Sensors mit einer Membran
US6617098B1 (en) * 1999-07-13 2003-09-09 Input/Output, Inc. Merged-mask micro-machining process
US7068870B2 (en) * 2000-10-26 2006-06-27 Shipley Company, L.L.C. Variable width waveguide for mode-matching and method for making
US6564642B1 (en) 2000-11-02 2003-05-20 Kavlico Corporation Stable differential pressure measuring system
EP1356327B1 (en) * 2000-12-14 2008-04-16 Shipley Company LLC Optical mode size converter with vertical and horizontal mode shaping
US7251406B2 (en) * 2000-12-14 2007-07-31 Shipley Company, L.L.C. Optical waveguide termination with vertical and horizontal mode shaping
US7158701B2 (en) * 2001-02-21 2007-01-02 Shipley Company, L.L.C. Method for making optical devices with a moving mask and optical devices made thereby
US6581468B2 (en) 2001-03-22 2003-06-24 Kavlico Corporation Independent-excitation cross-coupled differential-pressure transducer
US6912345B2 (en) * 2001-03-30 2005-06-28 Shipley Company, L.L.C. Tapered optical fiber for coupling to diffused optical waveguides
SG112005A1 (en) * 2003-12-29 2005-06-29 Sony Corp A surface treatment for use in the fabrication of mems devices
US8316717B2 (en) 2010-06-29 2012-11-27 Rogue Valley Microdevices, Inc. Wireless self-powered monolithic integrated capacitive sensor and method of manufacture
CN102446766B (zh) * 2010-10-12 2014-03-12 中芯国际集成电路制造(北京)有限公司 Mosfet形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506502A (en) * 1967-06-05 1970-04-14 Sony Corp Method of making a glass passivated mesa semiconductor device
JPS57186339A (en) * 1981-05-13 1982-11-16 Nec Corp Etching method for silicon
JPS5855732A (ja) * 1981-09-30 1983-04-02 Hitachi Ltd 静電容量型圧力センサ
US4405970A (en) * 1981-10-13 1983-09-20 United Technologies Corporation Silicon-glass-silicon capacitive pressure transducer
US4426768A (en) * 1981-12-28 1984-01-24 United Technologies Corporation Ultra-thin microelectronic pressure sensors
JPS5939045A (ja) * 1982-08-26 1984-03-03 Toko Inc 絶縁分離集積回路用基板の製造方法
JPS6055655A (ja) * 1983-09-07 1985-03-30 Nissan Motor Co Ltd 梁構造体を有する半導体装置
US4658279A (en) * 1983-09-08 1987-04-14 Wisconsin Alumini Research Foundation Velocity saturated strain sensitive semiconductor devices
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4861420A (en) * 1984-06-04 1989-08-29 Tactile Perceptions, Inc. Method of making a semiconductor transducer
US4680606A (en) * 1984-06-04 1987-07-14 Tactile Perceptions, Inc. Semiconductor transducer
US4812888A (en) * 1984-11-11 1989-03-14 Cornell Research Foundation, Inc. Suspended gate field effect semiconductor pressure transducer device
FR2578323B1 (fr) * 1985-03-01 1987-11-20 Metravib Sa Capteur integre de grandeurs mecaniques a effet capacitif et procede de fabrication.
DE3635462A1 (de) * 1985-10-21 1987-04-23 Sharp Kk Feldeffekt-drucksensor
JPS62120051A (ja) * 1985-11-20 1987-06-01 Fuji Electric Co Ltd 半導体装置の製造方法
US4926696A (en) * 1986-11-19 1990-05-22 Massachusetts Institute Of Technology Optical micropressure transducer
US4975390A (en) * 1986-12-18 1990-12-04 Nippondenso Co. Ltd. Method of fabricating a semiconductor pressure sensor
US5095401A (en) * 1989-01-13 1992-03-10 Kopin Corporation SOI diaphragm sensor
JP2532149B2 (ja) * 1990-02-06 1996-09-11 本田技研工業株式会社 半導体センサ
US5126812A (en) * 1990-02-14 1992-06-30 The Charles Stark Draper Laboratory, Inc. Monolithic micromechanical accelerometer
DE4009090A1 (de) * 1990-03-21 1991-09-26 Bosch Gmbh Robert Verfahren zur herstellung von mehrschichtigen siliziumstrukturen
DE4012071A1 (de) * 1990-04-14 1991-10-17 Bosch Gmbh Robert Verfahren zur herstellung mikromechanischer strukturen
US5164328A (en) * 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip
US5103279A (en) * 1990-10-18 1992-04-07 Motorola, Inc. Field effect transistor with acceleration dependent gain
US5155061A (en) * 1991-06-03 1992-10-13 Allied-Signal Inc. Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures
JP2896725B2 (ja) * 1991-12-26 1999-05-31 株式会社山武 静電容量式圧力センサ
KR950001755B1 (en) * 1992-06-10 1995-02-28 Korea Electronics Telecomm Semiconductor device isolation method using polisilicon
US5264693A (en) * 1992-07-01 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Microelectronic photomultiplier device with integrated circuitry
US5264075A (en) * 1992-11-06 1993-11-23 Ford Motor Company Fabrication methods for silicon/glass capacitive absolute pressure sensors
US5316619A (en) * 1993-02-05 1994-05-31 Ford Motor Company Capacitive surface micromachine absolute pressure sensor and method for processing
DE59402800D1 (de) * 1993-04-05 1997-06-26 Siemens Ag Verfahren zur Herstellung von Tunneleffekt-Sensoren
US5374583A (en) * 1994-05-24 1994-12-20 United Microelectronic Corporation Technology for local oxidation of silicon
US5578843A (en) * 1994-10-06 1996-11-26 Kavlico Corporation Semiconductor sensor with a fusion bonded flexible structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020516082A (ja) * 2017-04-04 2020-05-28 キオニックス インコーポレイテッド マイクロ電気機械システムの製造方法
JP7080898B2 (ja) 2017-04-04 2022-06-06 キオニックス インコーポレイテッド マイクロ電気機械システムの製造方法

Also Published As

Publication number Publication date
CN1236483A (zh) 1999-11-24
KR100337231B1 (ko) 2002-05-17
DE69709680D1 (de) 2002-02-21
US5966617A (en) 1999-10-12
DE69709680T2 (de) 2002-11-14
JP3355193B2 (ja) 2002-12-09
EP0946977A1 (en) 1999-10-06
KR20000048483A (ko) 2000-07-25
EP0946977B1 (en) 2002-01-16
WO1998012740A1 (en) 1998-03-26

Similar Documents

Publication Publication Date Title
JP2000508479A (ja) 表面微細加工のための多重局所酸化処理
KR970018088A (ko) 반도체 구조와 이를 제조하기 위한 개선된 방법
EP1253108A3 (en) Method of fabricating suspended microstructures
US5512509A (en) Method for forming an isolation layer in a semiconductor device
KR940016682A (ko) 집적회로에서 전기적 분리 구조 및 그 형성방법
US6475875B1 (en) Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer
US6022789A (en) Method of selective oxidation
JPS6181649A (ja) 半導体装置の製造方法
EP1009024B1 (en) Method for producing an SOI wafer
US5208167A (en) Method for producing SOI substrate
JP3773785B2 (ja) 半導体装置の製造方法
JP2002164426A5 (ja)
JP2812013B2 (ja) 半導体装置の製造方法
KR0144911B1 (ko) 반도체장치의 소자분리 방법
KR100826790B1 (ko) 반도체 소자의 트렌치 제조 방법
JPS63306643A (ja) 半導体装置の製造方法
JPH0536680A (ja) 半導体装置とその製造方法
KR19990060858A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH02122546A (ja) 半導体装置の製造方法
JPH01206645A (ja) 半導体装置の製造方法
JPH11163119A (ja) 半導体装置の製造方法
JPH03175651A (ja) 半導体装置の製造方法
WO2002023595A3 (en) A method for forming a semiconductor device, and a semiconductor device formed by the method
JPS6346747A (ja) 半導体装置の製造方法
KR980012264A (ko) 풀리 리세스된 로코스 절연 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees