CN1236483A - 表面微机械的多次局部氧化 - Google Patents
表面微机械的多次局部氧化 Download PDFInfo
- Publication number
- CN1236483A CN1236483A CN97199503A CN97199503A CN1236483A CN 1236483 A CN1236483 A CN 1236483A CN 97199503 A CN97199503 A CN 97199503A CN 97199503 A CN97199503 A CN 97199503A CN 1236483 A CN1236483 A CN 1236483A
- Authority
- CN
- China
- Prior art keywords
- substrate
- oxide
- opening
- layer
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003647 oxidation Effects 0.000 title claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 24
- 238000005459 micromachining Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 64
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 55
- 230000012010 growth Effects 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 81
- 239000000377 silicon dioxide Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 239000000203 mixture Substances 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims 4
- 230000003993 interaction Effects 0.000 claims 1
- 230000026267 regulation of growth Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 36
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000006396 nitration reaction Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00492—Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
多LOCOS(局部氧化)工艺加工衬底表面,以形成彼此垂直隔离的一系列平面区。一个例示的工艺为每次LOCOS操作形成一个硬掩模。另一例示工艺包括形成氮化硅掩模层,并重复改变掩模层的图形。图形的每次改变对应于要形成的一个平面区;每次改变后,在穿过掩模层的开口中生长氧化物。氧化物的生长消耗部分衬底,提供对应于该图形的平面级与下一较高平面级间的垂直距离。由掩模图形暴露的衬底区可以保持暴露,以便随后的LOCOS操作保持先前建立的两级间的距离。硬掩模层可以包括多晶硅层,用于保护氮化硅层不在重复的LOCOS操作中变成氧化物。
Description
发明的背景
发明的领域
本发明涉及半导体器件的制造,特别涉及加工用于制造集成微机械传感器的半导体衬底的表面的工艺。
相关技术的说明
局部氧化(LOCOS)工艺是形成已知为场氧化物的厚(一般为5000埃到10000埃)氧化物隔离区的公知技术。在一种典型的LOCOS工艺中,构图形成于硅衬底表面上的氮化硅层,以形成暴露衬底的某些部分的开口。然后在氧中加热衬底,在开口中生长场氧化物。然后剥离氮化层,并在借场氧化物彼此隔离的衬底各区域中和上形成如晶体管等常规集成电路元件。
如加速计和压力传感器等具有机械元件的微机械可与常规电路元件集成于硅衬底上。形成这种微机械常需要加工衬底的表面,形成凹部和/或凹腔。一些形成凹部和凹腔的方法例如用氢氧化钾(KOH)各向同性硅腐蚀或干法等离子腐蚀来腐蚀硅衬底,但这些程序一般会留下使表面不适于用作有源集成电路元件或不适于熔接键合的残余物、粗糙表面、或缺陷。因此,需要寻找形成平滑、无缺陷成形表面的方法。
发明概述
根据本发明,用局部氧化(LOCOS)工艺加工衬底的表面。LOCOS工艺在衬底的表面上形成掩模层,构图掩模层,以在掩模层中需要在衬底有凹部的地方形成开口,并利用一种工艺形成氧化区,消耗由掩模层暴露的那部分衬底。形成氧化物区并将之去除后,在形成氧化物的区域中留下凹部。凹部处的表面平滑且相对无缺陷,适于形成微机械传感器或集成电路的有源区。
根据本发明的一个实施例,多次LOCOS工艺在衬底的表面上形成一组层面级。每个LOCOS工艺利用具有与一级层面有关的图形的掩模。例如,第一掩模图形暴露与最下表面级有关的衬底各区域。在被第一掩模暴露的区域中生长二氧化硅,去掉掩模和所生长的二氧化硅,在衬底中留下凹部。然后可以形成第二掩模,并构图以暴露与先前形成的凹部有关的衬底各区和与下一较高级有关的衬底各区。在被第二掩模暴露的各区域中生长二氧化硅,去掉第二掩模和所生长的二氧化硅,留下至少两种不同深度的凹部。可以重复该LOCOS工艺,形成许多不同级。利用所有被第一掩模图形暴露的区域也被第二掩模图形暴露的两掩模图形,形成三级表面,所说三级表面包括位于被第一和第二掩模暴露的区域的下平面、位于只被第二掩模首次暴露的区域的中间平面、和位于被两个掩模覆盖的区域的上平面。
根据本发明另一实施例,形成一个掩模层,然后多次构图。该掩模层的第一图形具有要求第一或最下级衬底表面处的开口。在通过为第一图形形成的掩模层的开口中生长氧化物,消耗了要求最下级衬底表面处的部分衬底。该掩模层的第二图形将穿过第一图形的掩模层形成的开口扩展,或穿过该掩模层形成新开口。被第二图形暴露但未由第一图形暴露的衬底的另一区域限定了第二级衬底表面。形成掩模层的第二图形后生长氧化物,这消耗了最下级和第二级的区域中的更多衬底。重复构图掩模层和生长氧化物的工艺,直到生成所要求数量的表面级为止。
在一典型的应用中,掩模层由氮化硅构成。氮化硅在氧化物的生长期间部分转变为二氧化硅。因此,可以根据采用氮化硅的掩模图形(或LOCOS工艺)的数量调节氮化硅层的厚度。或者,为避免形成很厚的氮化硅层,掩模层可以开始时包括淀积于氮化硅层上的一层多晶硅。LOCOS工艺期间,氧化物生长消耗了多晶硅层,但多晶硅避免了氮化硅的消耗。多晶硅层的厚度可以选择为使多晶硅全部转变成二氧化硅。从衬底上去掉生长的二氧化硅的相同腐蚀还去掉了由掩模层中的多晶硅形成的二氧化硅。
关于根据本发明的一个工艺,在生长下一图形的氧化物前,要去掉掩模层的一个图形的生长氧化物,每个图形的生长氧化物的厚度决定了由一个图形定义的级和由下一图形定义的级之间的垂直距离。在另一工艺中,生长氧化物在一系列图形的多个生长步骤中累积。
附图简述
图1展示了本发明一个实施例的微机械传感器的剖面图,
图2A、2B、2C、2D、2E、2F、2G、2H和2I展示了利用多个掩模和LOCOS操作加工衬底表面的工艺期间半导体衬底的剖面。
图3A、3B和3C展示了利用一个掩模和多次LOCOS操作加工衬底表面的工艺期间半导体衬底的剖面。
图4A和4B展示了开始时包括于一个或多个LOCOS操作中消耗的多晶硅层的硬掩模的剖面。
不同的图中利用相同的标号表面类似或相同的部件。
优选实施例的具体描述
根据本发明的一个方案,利用LOCOS(局部氧化)工艺加工衬底的一个表面。LOCOS工艺留下了平滑无缺陷的表面,这样的表面适于形成有源集成电路元件和适于熔接键合。根据本发明的一个工艺加工硅衬底,以提供三个或更多平面级。该工艺采用为多个氧化生长步骤而多次构图的单个氮化硅掩模层。氮化层的第一图形在将成为衬底表面的最下级部位之上具有一个或多个开口。氧化物生长于这些开口中,并被去掉,在硅衬底中留下凹部。然后可以为氧化物的下一次生长增大或扩展穿过氮化硅掩模层的开口。氧化物的生长和去除加深了先前形成的凹部,并在增大或扩展开口的部位形成了新的浅凹部。各开口的增大或扩展部分定义了下一较高级衬底表面。掩模层的连续构图及氧化物的生长和去除形成了一系列表面级。
图1展示了形成于硅衬底110中和上的传感器100。硅衬底110的一个表面包括三个平面级。柔性结构150熔接键合于其上的上平面116、其中形成有受柔性结构150的运动影响的有源区的中间平面114及在其中和其上形成有常规集成电路元件的下平面112。题为“Semiconductor Sensorwith a Fusion Bonded Flexible Structure”的美国专利No.UNKNOWN描述了与传感器100类似的一些传感器,及形成这些传感器所需的如熔接键合等工艺,这里引入此文献作参考。
上平面116和下平面112间的垂直距离S1在制造传感器100期间很重要。具体说,上平面116必须是适于熔接键合的最高表面,并且在熔接键合之前,所有形成于衬底110上的电路元件都必须位于上平面116之下。另外,为了避免损伤柔性结构150的易碎部分,需要高于900℃的气氛温度的半导体制造步骤,应在熔接键合工艺之前完成。为此,这些目标垂直距离S1必须适应如利用高温工艺形成于下平面112上的场氧化物120及多晶硅区130和132等结构的厚度。在典型的应用中,场氧化物120可以厚8500埃,并在下平面112之上延伸4500埃。典型应用中的多晶硅层可以厚5000埃,并为形成于下平面112中的晶体管和其它有源电路形成栅区130和互连区132。由于互连(区132)可能会叠于场氧化物120之上,所以下平面112和上平面116间的距离S1应大于场氧化物120和互连区132的总高度。因此,典型的距离S1为1mm量级。
对于传感器100的工作来说,上平面116和中间平面114间的垂直距离S2是重要的。距离S2限定了凹腔140的尺寸,和柔性结构结构150与形成于中间平面114上的有源区间的距离。距离S2应选择为使微机械传感器100的性能最佳。具体说,距离S2应适应柔性结构150到凹腔140的最大延伸,并应将形成于凹腔140底部的有源区定位在距柔性结构150的最佳距离。在典型的传感器中,距离S2约为2400埃。
图2A-2I展示了加工硅衬底110的表面并形成有源电路元件的隔离的场氧化区120的工艺。图2A展示了形成并构图了氮化硅掩模层230后的衬底110,其中氮化层硅掩模230的厚度足以保护衬底表面的覆盖部分不受随后氧化工艺的影响。氮化硅层230可以利用低压化学汽相淀积(LPCVD)或等离子化学汽相淀积(PECVD)工艺淀积于厚一般约为100埃到500埃的基层氧化层220上,淀积的厚度约为1000埃到3000埃。基层氧化层220保护衬底110不受构图氮化硅层230的腐蚀工艺的影响,并减小氮化硅层230和硅衬底110间界面的应力。通过利用光刻胶和常规光刻技术进行掩蔽并腐蚀,构图氮化硅掩模层230,以在硅衬底110的区域212上形成穿过氮化硅层230的开口232。区域212是衬底110的外形完成后将留下的衬底110的最下级表面。
光刻胶去除和清洗步骤后,在氧、湿氧或氧-氢混合的气氛中,在大气压下,将衬底110加热到约1000℃到1200℃,在开口232中生长厚为t1的氧化区222。氧化物生长的温度、压力、气氛和时间调节为提供所要求厚度t1。例如,如果厚度t1为17000埃,则可以采用约1150℃的温度,在氧和氢气氛中,在一个大气压下,持续约30000秒。正如众所周知的,二氧化硅的生长消耗硅到约二氧化硅区222的厚度t1的约0.45倍的深度。二氧化硅区222的生长还延伸到氮化硅层230的下面。因此开口232的界限从区域212的要求界限偏移(偏移氧化物厚度的约85%)。
图2C展示了去掉了氮化硅层230、二氧化硅区222和基层氧化物层220后的衬底110。可以利用对二氧化硅有选择性的干法等离子体腐蚀或热磷酸剥离掉氮化硅层230。然后可以利用对硅有选择性的缓冲氧化物腐蚀或氢氟酸去掉二氧化硅区222和基层220。也可以在对硅有选择性的浓氢氟酸中同时剥离氮化硅和氧化物。在图2C所示的时刻,硅衬底110具有深度为区域212中厚度t1的约0.45倍的凹部。对于例示实施例,厚度t1为17000埃,凹部约为7600埃深。
为形成第二LOCOS操作的第二掩模,在衬底110上形成图2D所示的基层氧化层240和氮化硅层250。用常规的掩模和腐蚀工艺构图氮化硅层250,以在衬底110的区域212和214形成图2E所示的开口252和254。开口254控制作为从下平面112起下一较高级的中间平面114的界限。开口252暴露先前形成于衬底110中的凹部。再在氧气氛中,对衬底110进行高温处理,以在各开口252和254中生长二氧化硅区242和244,如图2F所示。氧化物生长的时间、温度和压力控制区242和244的厚度t2,并消耗部分硅衬底110到t2厚度的约0.45倍的深度。
图2G展示了去掉了氮化硅层250和二氧化硅区242和244后的衬底110。在两次LOCOS操被中覆盖的那部分衬底110大约在衬底110的原表面水平,形成上平面116。去掉二氧化硅区244构成了从上平面116垂直偏移距离S2的中间平面114。距离S2取决于形成二氧化硅区244时消耗的硅量,大约为厚度t2的0.45倍。在例示的实施例中,厚度t2为约5300埃,中间平面114从上平面116偏移约2400埃。形成和去掉氧化物区242加深了先前形成在区域212中的凹部的深度。下平面112是因去掉二氧化硅区242而加深的凹部的底部。从上平面116到下平面112的垂直距离S1取决于形成二氧化硅区222和242时消耗的总的硅厚度。形成和去除区242将区域212中的凹部加深了的氧化区242的厚度的约45%,总深度为总厚度t1和t2的0.45倍。在厚度t1为约17000埃且厚度t2为5300埃的例示实施例中,下平面112从上平面116偏移约1mm。
根据本发明的一个方案,氧化区的厚度t1和t2根据衬底110表面上的平面级间的要求垂直距离选择。具体说,厚度t1是被因衬底110的消耗而得的氧化区242的厚度的比值(0.45)除的下平面112和中间平面114间的要求距离(S1-S2)。厚度t2是被因衬底110的消耗而得的氧化区244的厚度的比值(0.45)除的中间平面114和上平面116间的要求距离(S2)。可以重复两次、三次或更多次形成并构图氮化硅层、氧化由穿过氮化硅层的开口暴露的硅、和去掉所形成的氧化物区的步骤,以在衬底110的表面上建立三个、四个或更多个不同的平面级。如果每个掩模暴露先前形成的凹部,由于所有暴露区中的凹部的深度加深了相同的量,所以形成并去掉氧化物区保持了两级间的先前垂直距离。
在衬底110的表面上构成了所要求的外形后,用常规工艺形成隔离阱(未示出)和场氧化区。图2H和2I示出了形成场氧化区120的LOCOS工艺。在LOCOS工艺中,在衬底110的成形表面上形成基层氧化层260和氮化硅层270。然后构图氮化硅层270,以在要求场氧化物120的地方形成开口272。然后在开口中生长场氧化物120,此后去掉氮化层270。
为了柔性结构150与上平面166的随后熔接键合,形成键合/栅氧化层122。可以用常规处理在下平面112和中间平面114上形成有源电路,并在中间平面114或下平面112上形成微机械传感器的有源区。完成了形成有源电路必需的高温工艺后,将柔性结构150熔接键合于上平面116上。利用LOCOS操作加工衬底110的优点是使得产生于上平面116到下平面112或中间平面114的过渡处的角变圆。园角降低柔性结构150弯曲时所产生的应力。另外,各层和各互连结构更容易沿变圆的角的形状,以使两级间的互连结构比经过两级间的尖过渡区的互连结构更可靠。
关于形成结合图2A-2I所述的每个LOCOS操作的各掩模层的另一工艺,可以用多个LOCOS操作构图多次氮化硅层230。该另一工艺的开始步骤与结合图2A和2B所述的相同。然而,如图3A所示,该另一工艺去掉氧化区222但保留并再构图氮化层320,代替图2C所示的去掉氮化硅层230。对图2B所示的结构采用如缓中氧化物腐蚀(BOE)或缓冲氢氟酸(BHF)等对硅和氮化硅有选择性的腐蚀,提供图3A所示的结构。此时,硅衬底110具有深度为区域212中厚度t1的约0.45倍的凹部。
去掉局部氧化区222后,用常规的掩模和腐蚀工艺再构图氮化硅层230,以在衬底110的区域214上形成穿过氮化硅层230的开口334。开口334控制作为从下平面112起的下一较高级的中间平面114的界限。如果要求中间平面114级的台阶与下平面112相邻,则再构图的氮化硅层230可以扩展开口232,以暴露与区域212中的凹部相邻的那部分衬底110。
再构图氮化硅掩模层230后,再在氧气氛中加热衬底110,以在各开口232和334中生长二氧化硅区342和344,如图3C所示。氧化物生长的时间、温度和气压控制区342和344的厚度t2。形成和去掉氧化物区342将先前形成于区域212中的凹部的深度加深了区342那么深。由于开口232控制氧化物区222和342的界限,所以在下平面112中的两次LOCOS操作没有发生不对准。
可以重复两次、三次或更多次构图氮化硅层230、氧化由穿过氮化硅层230的开口暴露的硅、和去掉所形成的氧化物区的步骤,以在衬底110的表面上建立三个、四个或更多个不同的平面级。如果相邻两级间的垂直距离大到使生长相当厚的氧化物变得不实际,则可以重复氧化物生长和随后的去除,并且不再构图氮化硅层230。在开口中多次生长和去除二氧化硅区构成了具有与通过生长和去除具有多个二氧化硅区的总厚度的单二氧化硅区形成的凹部相同深度的凹部。
关于在形成二氧化硅区342和344前去除二氧化硅区222的另一工艺,可以原封不动地保留二氧化硅层222,同时再构图氮化硅层230,并生长二氧化硅区344。在二氧化硅区344生长时,二氧化硅区222增厚。去掉腐蚀步骤减少了加工衬底110表面的处理步骤数。在随后的氧化工艺前不去掉氧化物区的缺点在于,氧化物的生长速率取决于已生长的氧化物的厚度,所以氧化物区222的厚度增长一般小于氧化区344的厚度t2。如果几个氧化生长工艺后氧化物原封不动地保留,则确定提供下平面112和中间平面114间的要求距离所需要的厚度t1,必须估算越来越复杂的变化的氧化物生长速度。
去掉图3C所示的氮化硅层230、二氧化硅区342和344及基层220后,衬底110具有与图2G相同的外形,衬底110的处理可以象结合图2H和2I所述那样继续进行。图3A-3C所示的工艺步骤具有比图2C-2F所示工艺步骤更好的优点,即,每个LOCOS操作不需要另外的氮化硅层和基层氧化物层,然而,由于每个LOCOS操作氧化一些氮化硅层230,所以对于图3A-3C的工艺来说,氮化硅层230必须更厚。例如,要生长厚17000埃的二氧化硅区222,要求在氧-氢气氛中,在1150℃下进行约510分钟,将约700埃的氮化硅层230转变成二氧化硅。随后形成厚约5400埃的区344的氧化,在氧-氢气氛中,在1000℃下进行约105分钟,将约50埃以上的氮化硅转变成二氧化硅。除经历两次氧化外,氮化硅层230还要经历一次去掉区222的氧化物腐蚀。因此,对于图2C-2F的工艺来说,氮化层230的合适厚度为约1000埃和1200埃,但对于包括图3A-3C所示的步骤的工艺来说,氮化硅层230应比1500埃厚,以承受两次氧化。如果再构图层230一次以上,则要求氮化硅层更厚。
根据本发明的另一方案,掩模层包括淀积于氮化硅层上的多晶硅层,以减小所需要的氮化硅层厚度。图4A示出了通过在衬底110上淀积或生长基层氧化物层220、在基层氧化物层220上淀积氮化硅层230、并在氮化硅层230上淀积多晶硅层430所形成的掩模层。典型的多晶硅淀积利用LPCVD,多晶硅层430的厚度选择为使多晶硅层430通过氧化全部消耗,而基本上保护氮化硅层230不转变成二氧化硅。例如,多晶硅层430可以比形成于衬底110上的局部氧化物的厚度的约0.45倍稍薄。
利用一个光刻胶掩模层构图多晶硅层430和氮化硅层230。关于多晶硅和氮化硅的典型腐蚀工艺,对于多晶硅来说是利用六氢化硫和氧的干法等离子腐蚀,对于氮化硅来说利用氟里昂(CF4)和氧的干法腐蚀。
构图了硬掩模后,清洗该结构,并热氧化生长到要求厚度。图4B示出了LOCOS操作生长二氧化硅到全部消耗掉多晶硅层430,在氮化硅层230上留下二氧化硅区440的厚度的例子。例如用缓冲或稀释的氢氟酸去除二氧化硅区440和222。在一个实施例中,多晶硅层430比从衬底110消耗的硅的厚度薄,以便二氧化硅区440比氧化物区220薄约基层氧化层220的厚度(约100埃到500埃)。控制的氧化物腐蚀留下了在随后氮化硅层230的再构图过程中保护衬底110的氧化物层。去掉氧化物区222和440产生了图3A所示的结构,可以如上所述进行进一步的处理。
尽管以上结合具体实施例说明了本发明,但该说明仅是本发明应用的一个例子而已,不应算作限制。例如,尽管利用形成微机械传感器说明了根据本发明的工艺,但本发明的其它应用包括任何目的的衬底表面的一般加工。所公开的实施例的特征的各种其它配合和组合皆在权利要求书限定的本发明范围内。
Claims (26)
1.一种加工衬底表面的方法,包括:
形成具有开口的第一硬掩模,所说开口位于要求作为所说表面的最下级的区域上;
在第一硬掩模中的开口之下的衬底区域中形成第一氧化物区;及
去掉第一氧化物区,以在衬底表面上形成凹部。
2.根据权利要求1的方法,还包括:
去掉第一硬掩模;
形成具有开口的第二硬掩模,所说开口在要求作为衬底表面的中间级的部分;
在第二硬掩模中的开口之下的衬底区域中生长第二氧化物区;及
去掉第二氧化物区,在衬底表面上形成凹部。
3.根据权利要求2的方法,还包括去掉第二硬掩模,其中去掉第一硬掩模、第二硬掩模和氧化物区留下了具有最高级、中间级和最下级的衬底表面,其中最高级位于氧化物生长期间被第一和第二硬掩模覆盖的区域,中间级位于氧化生长期间被第一硬掩模覆盖且在第二硬掩模中的开口下的区域,最下级位于氧化生长期间在第一和第二硬掩模中的开口之下的区域。
4.根据权利要求3的方法,还包括在衬底表面的最下级上形成半导体器件的有源区。
5.根据权利要求3的方法,还包括将一个结构熔接键合到表面的最高级上。
6.根据权利要求3的方法,还包括在衬底的中间级上形成半导体器件的有源区。
7.根据权利要求6的方法,其中有源区包括敏感器件的各区,该方法还包括将柔性结构熔接键合到最高平面,其中柔性结构与中间层的有源区相互作用。
8.根据权利要求2的方法,其中第二掩模具有位于要求作为衬底表面的最下级的表面区域之上的开口。
9.根据权利要求1的方法,其中形成第一硬掩模包括:
在衬底表面上淀积氮化硅层;
构图氮化硅层形成开口。
10.根据权利要求9的方法,其中形成第一硬掩模还包括在氮化硅层上淀积硅层。
11.根据权利要求10的方法,其中硅层的厚度为生长氧化物区将硅层转变成二氧化硅。
12.根据权利要求10的方法,其中硅层包括多晶硅。
13.一种加工衬底表面的方法,包括:
形成覆盖衬底表面的掩模层;
构图掩模层,在衬底的第一部分上形成开口;
在衬底的第一部分上生长氧化物;
再构图掩模层,在衬底的第二部分上形成开口;
在通过构图和再构图掩模层暴露的衬底的第一和第二部分上生长氧化物;及
从衬底的表面上去掉氧化物区,其中去掉氧化物在衬底的表面上留下凹部,该凹部是由氧化区生长时消耗的部分衬底造成的。
14.根据权利要求13的方法,还包括在衬底的第一部分上生长氧化物后,和在衬底的第一和第二部分上生长氧化物之前,从衬底的第一部分上去掉氧化物。
15.根据权利要求13的方法,其中在衬底的第一和第二部分上生长氧化物加厚了先前生长于衬底的第一部分上的氧化物。
16.根据权利要求13的方法,其中衬底包括硅。
17.根据权利要求16的方法,其中形成掩模层包括形成叠于硅衬底上的氮化硅层。
18.根据权利要求17的方法,其中形成掩模层还包括形成叠于氮化硅层上的多晶硅层。
19.根据权利要求18的方法,其中多晶硅层的厚度为使多晶硅层在生长氧化物的步骤中被全部消耗。
20.根据权利要求13的方法,其中生长氧化物包括在氧气氛中加热衬底,其中掩模层限制了氧化物到穿过掩模层形成开口的区域的生长。
21.根据权利要求13的方法,其中构图掩模层包括形成穿过掩模层的第一组开口。
22.根据权利要求21的方法,其中再构图掩模层包括形成穿过掩模层的第二组开口,以便掩模层具有包括第一组开口和第二组开口的图形。
23.根据权利要求21的方法,其中再构图掩模层包括至少扩展第一组开口中的一个开口。
24.根据权利要求23的方法,其中再构图掩模层还包括形成穿过掩模层的第二组开口。
25.一种加工衬底表面的方法,包括:
在衬底表面上形成掩模层;
通过部分掩模层进行腐蚀;
在氧气氛中加热衬底,在通过利用掩模层腐蚀暴露的部分衬底上形成氧化物;
去掉氧化物,在衬底中留下凹部;及
重复利用同一掩模层的腐蚀、加热和去除步骤一次或多次。
26.根据权利要求25的方法,其中腐蚀、加热和去除步骤的每次重复对应于衬底表面上的要求级,每次加热步骤形成厚度与对应于包括该加热步骤的重复的要求级与衬底表面上下一较高要求级之间的要求距离成正比的氧化物。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/717,024 US5966617A (en) | 1996-09-20 | 1996-09-20 | Multiple local oxidation for surface micromachining |
US08/717,024 | 1996-09-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1236483A true CN1236483A (zh) | 1999-11-24 |
Family
ID=24880402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97199503A Pending CN1236483A (zh) | 1996-09-20 | 1997-09-17 | 表面微机械的多次局部氧化 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5966617A (zh) |
EP (1) | EP0946977B1 (zh) |
JP (1) | JP3355193B2 (zh) |
KR (1) | KR100337231B1 (zh) |
CN (1) | CN1236483A (zh) |
DE (1) | DE69709680T2 (zh) |
WO (1) | WO1998012740A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446766A (zh) * | 2010-10-12 | 2012-05-09 | 中芯国际集成电路制造(北京)有限公司 | Mosfet形成方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19928297A1 (de) * | 1999-06-22 | 2000-12-28 | Bosch Gmbh Robert | Verfahren zur Herstellung eines Sensors mit einer Membran |
US6617098B1 (en) * | 1999-07-13 | 2003-09-09 | Input/Output, Inc. | Merged-mask micro-machining process |
US7068870B2 (en) * | 2000-10-26 | 2006-06-27 | Shipley Company, L.L.C. | Variable width waveguide for mode-matching and method for making |
US6564642B1 (en) | 2000-11-02 | 2003-05-20 | Kavlico Corporation | Stable differential pressure measuring system |
WO2002095453A2 (en) * | 2000-12-14 | 2002-11-28 | Shipley Company, L.L.C. | Optical waveguide termination with vertical and horizontal mode shaping |
US7251406B2 (en) * | 2000-12-14 | 2007-07-31 | Shipley Company, L.L.C. | Optical waveguide termination with vertical and horizontal mode shaping |
US7158701B2 (en) * | 2001-02-21 | 2007-01-02 | Shipley Company, L.L.C. | Method for making optical devices with a moving mask and optical devices made thereby |
US6581468B2 (en) | 2001-03-22 | 2003-06-24 | Kavlico Corporation | Independent-excitation cross-coupled differential-pressure transducer |
US6912345B2 (en) * | 2001-03-30 | 2005-06-28 | Shipley Company, L.L.C. | Tapered optical fiber for coupling to diffused optical waveguides |
SG112005A1 (en) * | 2003-12-29 | 2005-06-29 | Sony Corp | A surface treatment for use in the fabrication of mems devices |
US8316717B2 (en) | 2010-06-29 | 2012-11-27 | Rogue Valley Microdevices, Inc. | Wireless self-powered monolithic integrated capacitive sensor and method of manufacture |
US10167191B2 (en) * | 2017-04-04 | 2019-01-01 | Kionix, Inc. | Method for manufacturing a micro electro-mechanical system |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3506502A (en) * | 1967-06-05 | 1970-04-14 | Sony Corp | Method of making a glass passivated mesa semiconductor device |
JPS57186339A (en) * | 1981-05-13 | 1982-11-16 | Nec Corp | Etching method for silicon |
JPS5855732A (ja) * | 1981-09-30 | 1983-04-02 | Hitachi Ltd | 静電容量型圧力センサ |
US4405970A (en) * | 1981-10-13 | 1983-09-20 | United Technologies Corporation | Silicon-glass-silicon capacitive pressure transducer |
US4426768A (en) * | 1981-12-28 | 1984-01-24 | United Technologies Corporation | Ultra-thin microelectronic pressure sensors |
JPS5939045A (ja) * | 1982-08-26 | 1984-03-03 | Toko Inc | 絶縁分離集積回路用基板の製造方法 |
JPS6055655A (ja) * | 1983-09-07 | 1985-03-30 | Nissan Motor Co Ltd | 梁構造体を有する半導体装置 |
US4658279A (en) * | 1983-09-08 | 1987-04-14 | Wisconsin Alumini Research Foundation | Velocity saturated strain sensitive semiconductor devices |
US4516316A (en) * | 1984-03-27 | 1985-05-14 | Advanced Micro Devices, Inc. | Method of making improved twin wells for CMOS devices by controlling spatial separation |
US4554726A (en) * | 1984-04-17 | 1985-11-26 | At&T Bell Laboratories | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well |
US4680606A (en) * | 1984-06-04 | 1987-07-14 | Tactile Perceptions, Inc. | Semiconductor transducer |
US4861420A (en) * | 1984-06-04 | 1989-08-29 | Tactile Perceptions, Inc. | Method of making a semiconductor transducer |
US4812888A (en) * | 1984-11-11 | 1989-03-14 | Cornell Research Foundation, Inc. | Suspended gate field effect semiconductor pressure transducer device |
FR2578323B1 (fr) * | 1985-03-01 | 1987-11-20 | Metravib Sa | Capteur integre de grandeurs mecaniques a effet capacitif et procede de fabrication. |
DE3635462A1 (de) * | 1985-10-21 | 1987-04-23 | Sharp Kk | Feldeffekt-drucksensor |
JPS62120051A (ja) * | 1985-11-20 | 1987-06-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
US4926696A (en) * | 1986-11-19 | 1990-05-22 | Massachusetts Institute Of Technology | Optical micropressure transducer |
US4975390A (en) * | 1986-12-18 | 1990-12-04 | Nippondenso Co. Ltd. | Method of fabricating a semiconductor pressure sensor |
US5095401A (en) * | 1989-01-13 | 1992-03-10 | Kopin Corporation | SOI diaphragm sensor |
JP2532149B2 (ja) * | 1990-02-06 | 1996-09-11 | 本田技研工業株式会社 | 半導体センサ |
US5126812A (en) * | 1990-02-14 | 1992-06-30 | The Charles Stark Draper Laboratory, Inc. | Monolithic micromechanical accelerometer |
DE4009090A1 (de) * | 1990-03-21 | 1991-09-26 | Bosch Gmbh Robert | Verfahren zur herstellung von mehrschichtigen siliziumstrukturen |
DE4012071A1 (de) * | 1990-04-14 | 1991-10-17 | Bosch Gmbh Robert | Verfahren zur herstellung mikromechanischer strukturen |
US5164328A (en) * | 1990-06-25 | 1992-11-17 | Motorola, Inc. | Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip |
US5103279A (en) * | 1990-10-18 | 1992-04-07 | Motorola, Inc. | Field effect transistor with acceleration dependent gain |
US5155061A (en) * | 1991-06-03 | 1992-10-13 | Allied-Signal Inc. | Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures |
JP2896725B2 (ja) * | 1991-12-26 | 1999-05-31 | 株式会社山武 | 静電容量式圧力センサ |
KR950001755B1 (en) * | 1992-06-10 | 1995-02-28 | Korea Electronics Telecomm | Semiconductor device isolation method using polisilicon |
US5264693A (en) * | 1992-07-01 | 1993-11-23 | The United States Of America As Represented By The Secretary Of The Navy | Microelectronic photomultiplier device with integrated circuitry |
US5264075A (en) * | 1992-11-06 | 1993-11-23 | Ford Motor Company | Fabrication methods for silicon/glass capacitive absolute pressure sensors |
US5316619A (en) * | 1993-02-05 | 1994-05-31 | Ford Motor Company | Capacitive surface micromachine absolute pressure sensor and method for processing |
DE59402800D1 (de) * | 1993-04-05 | 1997-06-26 | Siemens Ag | Verfahren zur Herstellung von Tunneleffekt-Sensoren |
US5374583A (en) * | 1994-05-24 | 1994-12-20 | United Microelectronic Corporation | Technology for local oxidation of silicon |
US5578843A (en) * | 1994-10-06 | 1996-11-26 | Kavlico Corporation | Semiconductor sensor with a fusion bonded flexible structure |
-
1996
- 1996-09-20 US US08/717,024 patent/US5966617A/en not_active Expired - Lifetime
-
1997
- 1997-09-17 JP JP51476098A patent/JP3355193B2/ja not_active Expired - Fee Related
- 1997-09-17 DE DE69709680T patent/DE69709680T2/de not_active Expired - Fee Related
- 1997-09-17 KR KR1019997002359A patent/KR100337231B1/ko not_active IP Right Cessation
- 1997-09-17 EP EP97942437A patent/EP0946977B1/en not_active Expired - Lifetime
- 1997-09-17 WO PCT/US1997/016129 patent/WO1998012740A1/en active IP Right Grant
- 1997-09-17 CN CN97199503A patent/CN1236483A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446766A (zh) * | 2010-10-12 | 2012-05-09 | 中芯国际集成电路制造(北京)有限公司 | Mosfet形成方法 |
CN102446766B (zh) * | 2010-10-12 | 2014-03-12 | 中芯国际集成电路制造(北京)有限公司 | Mosfet形成方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69709680T2 (de) | 2002-11-14 |
JP2000508479A (ja) | 2000-07-04 |
KR20000048483A (ko) | 2000-07-25 |
KR100337231B1 (ko) | 2002-05-17 |
US5966617A (en) | 1999-10-12 |
EP0946977A1 (en) | 1999-10-06 |
DE69709680D1 (de) | 2002-02-21 |
EP0946977B1 (en) | 2002-01-16 |
WO1998012740A1 (en) | 1998-03-26 |
JP3355193B2 (ja) | 2002-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1236483A (zh) | 表面微机械的多次局部氧化 | |
JP3393286B2 (ja) | パターンの形成方法 | |
WO2003015143A1 (fr) | Film semi-conducteur en nitrure du groupe iii et son procede de production | |
KR970007494A (ko) | 서브 리소그래픽 에칭 마스크의 제조 방법 | |
US20040124483A1 (en) | Gap tuning for surface micromachined structures in an epitaxial reactor | |
JP2010003826A (ja) | 半導体装置の製造方法 | |
WO2000001010A3 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
CN103811331B (zh) | 一种具有倾斜侧壁刻蚀孔的刻蚀方法 | |
US5595940A (en) | Method of producing micromechanical structures | |
KR100925483B1 (ko) | 멤스 구조체 제조 방법 | |
JP2003282700A (ja) | ホール形成方法 | |
JPH0537007A (ja) | 光半導体装置の製造方法 | |
JPH051977B2 (zh) | ||
JP2570735B2 (ja) | 多層配線形成方法 | |
KR970023814A (ko) | 반도체 건식에칭방법 | |
JPH07221325A (ja) | 半導体センサにおける波状支持部材の製造方法 | |
KR100253918B1 (ko) | 미세 기계 구조체의 제조방법 | |
KR100243012B1 (ko) | 반도체 소자의 트랜치구조 형성방법 | |
US6395645B1 (en) | Anisotropic wet etching | |
JPH04348822A (ja) | 微小機械の作製方法 | |
JP2677461B2 (ja) | 半導体装置の製造方法 | |
JPH05259157A (ja) | 半導体装置及びその製造方法 | |
JPH04348821A (ja) | 微小機械の作製方法 | |
KR960019501A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
KR960026159A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |