JP2570735B2 - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JP2570735B2 JP2570735B2 JP62105381A JP10538187A JP2570735B2 JP 2570735 B2 JP2570735 B2 JP 2570735B2 JP 62105381 A JP62105381 A JP 62105381A JP 10538187 A JP10538187 A JP 10538187A JP 2570735 B2 JP2570735 B2 JP 2570735B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- insulating film
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置を製造するための多層配線形成
方法に関する。
方法に関する。
本発明は、半導体装置を製造するための多層配線形成
方法であり、層間絶縁膜上にこれよりエッチング速度の
速い反射防止膜を形成することにより、マスクパターン
通りの露光ができるようにすると共に、上層配線層のコ
ンタクトホールにおける段差被覆性を良好にすることが
できるようにしたものである。
方法であり、層間絶縁膜上にこれよりエッチング速度の
速い反射防止膜を形成することにより、マスクパターン
通りの露光ができるようにすると共に、上層配線層のコ
ンタクトホールにおける段差被覆性を良好にすることが
できるようにしたものである。
多層配線構造を有する半導体装置の製造において、上
層の配線層と下層の配線層とを接続するためのコンタク
トホールにおける配線の良好な段差被覆性を得るため、
段部をテーパ状にすることが要求されている。そして、
このための手段として例えば熱酸化法とCVDN法によるシ
リコン酸化膜のエッチング速度の差を利用した方法が提
案されている（特開昭50−123274号公報参照）。
層の配線層と下層の配線層とを接続するためのコンタク
トホールにおける配線の良好な段差被覆性を得るため、
段部をテーパ状にすることが要求されている。そして、
このための手段として例えば熱酸化法とCVDN法によるシ
リコン酸化膜のエッチング速度の差を利用した方法が提
案されている（特開昭50−123274号公報参照）。
第２図は、半導体装置における多層配線用のコンタク
トホールを形成するために、CVD法によるSiO2（21）上
のレジスト層（22）に対する露光工程を示す。同図で、
（28）は基板、（24）は絶縁膜である例えばCVD・Si
O2、プラズマSiN、プラズマSiO2より成る膜、（25）はA
l配線層、（26）はマスク（露光用レティクル）、（2
7）は光である。図示するように、下層配線層（25）の
段差部（28）上にコンタクトホールを形成しようとして
レジスト層（22）を露光する際、光（27）が配線層（2
5）に当った後、斜めに反射してレジスト層（22）の余
計な部分まで露光してしまうため、マスクパターン通り
の正確な露光ができなかった。点線で示す領域（29）が
露光領域である。このことは、コンタクトホールが小さ
くなると下層配線との整合性が取りにくくなるため、特
に問題となる。また、コンタクトホールの段部において
は、配線の段差被覆性を良好にするためにテーパ状にす
ることも同時に要求される。これは、第２図に示すよう
に絶縁膜が１層である場合、プラズマエッチングのよう
な等方性エッチングによりアンダーカット量を増やして
テーパ状にする方法も提供されているが、同一の特にCV
D・SiO2より成る絶縁膜にはアンダーカットが良好に入
らないという欠点がある。また、上述した熱酸化法とCV
D法による。SiO2膜を２層とした場合にはテーパ形状が
得られるが、コンタクトホールを形成する下層配線層に
段差部がある場合には上記と同様の余計なレジスト層ま
で露光されるという問題点がある。
トホールを形成するために、CVD法によるSiO2（21）上
のレジスト層（22）に対する露光工程を示す。同図で、
（28）は基板、（24）は絶縁膜である例えばCVD・Si
O2、プラズマSiN、プラズマSiO2より成る膜、（25）はA
l配線層、（26）はマスク（露光用レティクル）、（2
7）は光である。図示するように、下層配線層（25）の
段差部（28）上にコンタクトホールを形成しようとして
レジスト層（22）を露光する際、光（27）が配線層（2
5）に当った後、斜めに反射してレジスト層（22）の余
計な部分まで露光してしまうため、マスクパターン通り
の正確な露光ができなかった。点線で示す領域（29）が
露光領域である。このことは、コンタクトホールが小さ
くなると下層配線との整合性が取りにくくなるため、特
に問題となる。また、コンタクトホールの段部において
は、配線の段差被覆性を良好にするためにテーパ状にす
ることも同時に要求される。これは、第２図に示すよう
に絶縁膜が１層である場合、プラズマエッチングのよう
な等方性エッチングによりアンダーカット量を増やして
テーパ状にする方法も提供されているが、同一の特にCV
D・SiO2より成る絶縁膜にはアンダーカットが良好に入
らないという欠点がある。また、上述した熱酸化法とCV
D法による。SiO2膜を２層とした場合にはテーパ形状が
得られるが、コンタクトホールを形成する下層配線層に
段差部がある場合には上記と同様の余計なレジスト層ま
で露光されるという問題点がある。
本発明は、上記問題点を解決することができる多層配
線形成方法を提供するものである。
線形成方法を提供するものである。
本発明に係る多層配線形成方法においては、基板
（１）の段差部（２）を有する絶縁層（３）上に配線層
（４）を形成する工程と、配線層（４）上に層間絶縁膜
（５）を形成する工程と、層間絶縁膜（５）上にこの絶
縁膜（５）よりエッチング速度の速い反射防止膜（６）
を形成する工程と、反射防止膜（６）上にエッチングの
マスクとなるレジストパターン層（７）を形成する工程
と、レジストパターン層（７）より等方性エッチングを
施して段差部（２）上の位置の反射防止膜（６）と層間
絶縁膜（５）にテーパを形成する工程と、レジストパタ
ーン層（７）をマスクとして異方性エッチングを施して
段差部（２）上の位置の層間絶縁膜（５）にコンタクト
ホール（14）を形成する工程と、レジストパターン層
（７）を除去する工程と、層間絶縁膜（５）上に配線層
（15）を形成する工程を有する。
（１）の段差部（２）を有する絶縁層（３）上に配線層
（４）を形成する工程と、配線層（４）上に層間絶縁膜
（５）を形成する工程と、層間絶縁膜（５）上にこの絶
縁膜（５）よりエッチング速度の速い反射防止膜（６）
を形成する工程と、反射防止膜（６）上にエッチングの
マスクとなるレジストパターン層（７）を形成する工程
と、レジストパターン層（７）より等方性エッチングを
施して段差部（２）上の位置の反射防止膜（６）と層間
絶縁膜（５）にテーパを形成する工程と、レジストパタ
ーン層（７）をマスクとして異方性エッチングを施して
段差部（２）上の位置の層間絶縁膜（５）にコンタクト
ホール（14）を形成する工程と、レジストパターン層
（７）を除去する工程と、層間絶縁膜（５）上に配線層
（15）を形成する工程を有する。
本発明において、層間絶縁膜（５）の上に形成する膜
は、反射防止膜（６）であるため、コンタクトホール
（14）が形成される部分の配線層（４）が絶縁膜（３）
の段差部（２）上にあって平坦でない場合でも、露光の
際、反射光によってレジストパターン層（７）が余計に
露光されるという問題を解決することができる。また、
等方性エッチングを施すと、この反射防止膜（６）は、
層間絶縁膜（５）よりエッチング速度が速いため、下の
層間絶縁膜（５）より大きくエッチングされ、これに伴
って層間絶縁膜（５）も大きくエッチングされるため、
なだらかなアンダーカット部（12）が生じる。そして、
等方性エッチングを途中で止め、引き続いて異方性エッ
チングを行なうことにより、コンタクトホール（14）の
段部（13）を緩やかなテーパ状とすることができる。
は、反射防止膜（６）であるため、コンタクトホール
（14）が形成される部分の配線層（４）が絶縁膜（３）
の段差部（２）上にあって平坦でない場合でも、露光の
際、反射光によってレジストパターン層（７）が余計に
露光されるという問題を解決することができる。また、
等方性エッチングを施すと、この反射防止膜（６）は、
層間絶縁膜（５）よりエッチング速度が速いため、下の
層間絶縁膜（５）より大きくエッチングされ、これに伴
って層間絶縁膜（５）も大きくエッチングされるため、
なだらかなアンダーカット部（12）が生じる。そして、
等方性エッチングを途中で止め、引き続いて異方性エッ
チングを行なうことにより、コンタクトホール（14）の
段部（13）を緩やかなテーパ状とすることができる。
図面を参照して本発明の実施例を説明する。
先ず第１図Ａに示すように、基板（１）上に段差部
（２）を有するSiO2層（３）をCVD法で形成し、この上
にAl配線層（４）とCVD法によるSiO2層（５）を形成し
た後、更にこの上にスパッタリング、プラズマCVD等に
よりSi（非晶質）を反射防止効果が得られる厚さに堆積
して反射防止膜としてのSi膜（６）を形成する。
（２）を有するSiO2層（３）をCVD法で形成し、この上
にAl配線層（４）とCVD法によるSiO2層（５）を形成し
た後、更にこの上にスパッタリング、プラズマCVD等に
よりSi（非晶質）を反射防止効果が得られる厚さに堆積
して反射防止膜としてのSi膜（６）を形成する。
次に第１図Ｂに示すように、全面にレジスト層（７）
を形成した後、段差部（２）のコンタクトホール（14）
を形成すべき部分にマスク（レティクル）（９）を使用
して光（10）による露光を行なう。この露光の際、レジ
スト層（７）を透過した光（10）はSi膜（６）に当る
が、ここからの反射光が生じないため、の反射光が生じ
ないため、マスクパターン通り点線で示す領域（11）の
みが露光される。
を形成した後、段差部（２）のコンタクトホール（14）
を形成すべき部分にマスク（レティクル）（９）を使用
して光（10）による露光を行なう。この露光の際、レジ
スト層（７）を透過した光（10）はSi膜（６）に当る
が、ここからの反射光が生じないため、の反射光が生じ
ないため、マスクパターン通り点線で示す領域（11）の
みが露光される。
次に第１図Ｃに示すように、現像処理を施した後、レ
ジスト層（７）をマスクとしてCF4,SF6,NF3等のガスを
用いて等方性のプラズマエッチングを施す。このエッチ
ングの際、等方性エッチングであるから自然に横方向に
もアンダーカットが生じるわけであるが、反射防止膜の
Si膜（６）は下層のSiO2層（５）より速くエッチングさ
れる。この結果、SiO2層（５）の被エッチング部分の面
積が大きくなるため、SiO2層（５）自体にもSi層（５）
がない場合と比べて、より大きなアンダーカット部（1
2）が生じる。
ジスト層（７）をマスクとしてCF4,SF6,NF3等のガスを
用いて等方性のプラズマエッチングを施す。このエッチ
ングの際、等方性エッチングであるから自然に横方向に
もアンダーカットが生じるわけであるが、反射防止膜の
Si膜（６）は下層のSiO2層（５）より速くエッチングさ
れる。この結果、SiO2層（５）の被エッチング部分の面
積が大きくなるため、SiO2層（５）自体にもSi層（５）
がない場合と比べて、より大きなアンダーカット部（1
2）が生じる。
次に第１図Ｄに示すように、等方性エッチングをSiO2
層（５）の途中で止め、引き続いて異方性のエッチング
である例えば反応性イオンエッチング（RIE）を施して
マスクパターン通りエッチングし、段部（13）が滑らか
なテーパ状となったコンタクトホール（14）を形成す
る。
層（５）の途中で止め、引き続いて異方性のエッチング
である例えば反応性イオンエッチング（RIE）を施して
マスクパターン通りエッチングし、段部（13）が滑らか
なテーパ状となったコンタクトホール（14）を形成す
る。
最後に第１図Ｅに示すように、レジスト層（７）をア
ッシャ等で除去し、そして必要に応じてSi層（６）をプ
ラズマエッチング等で除去した後、SiO2層（５）上にコ
ンタクトホール（14）内も埋まるようにAl配線層（15）
を形成して上層と下層との配線層（４），（15）を接続
する。
ッシャ等で除去し、そして必要に応じてSi層（６）をプ
ラズマエッチング等で除去した後、SiO2層（５）上にコ
ンタクトホール（14）内も埋まるようにAl配線層（15）
を形成して上層と下層との配線層（４），（15）を接続
する。
本発明によれば、露光工程における反射光がなくなる
ため、マスクパターン通りに露光することが可能にな
る。また、コンタクトホールの段部における上層配線の
被覆性を良好にすることができる。
ため、マスクパターン通りに露光することが可能にな
る。また、コンタクトホールの段部における上層配線の
被覆性を良好にすることができる。
第１図は実施例の工程図、第２図は従来法を示す断面図
である。 （１）は基板、（２）は段差部、（３）はSiO2層、
（４）はAl配線層、（５）はSiO2層、（６）はSi膜、
（７）はレジスト層、（９）はマスク、（12）はアンダ
ーカット部、（13）は段部、（14）はコンタクトホー
ル、（15）はAl配線層である。
である。 （１）は基板、（２）は段差部、（３）はSiO2層、
（４）はAl配線層、（５）はSiO2層、（６）はSi膜、
（７）はレジスト層、（９）はマスク、（12）はアンダ
ーカット部、（13）は段部、（14）はコンタクトホー
ル、（15）はAl配線層である。
Claims (1)
- 【請求項１】基板の段差部を有する絶縁層上に配線層を
形成する工程と、 上記配線層上に層間絶縁膜を形成する工程と、 上記層間絶縁膜上に層間絶縁膜よりエッチング速度の速
い反射防止膜を形成する工程と、 上記反射防止膜上にエッチングのマスクとなるレジスタ
パターン層を形成する工程と、 上記レジストパターン層より等方性エッチングを施して
上記段差部上の位置の上記反射防止膜と層間絶縁膜にテ
ーパを形成する工程と、 上記レジストパターン層をマスクとして異方性エッチン
グを施して上記段差部上の位置の上記層間絶縁膜にコン
タクトホールを形成する工程と、 上記レジストパターン層を除去する工程と、 上記層間絶縁膜上に配線層を形成する工程 を有する多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62105381A JP2570735B2 (ja) | 1987-04-28 | 1987-04-28 | 多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62105381A JP2570735B2 (ja) | 1987-04-28 | 1987-04-28 | 多層配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63271957A JPS63271957A (ja) | 1988-11-09 |
| JP2570735B2 true JP2570735B2 (ja) | 1997-01-16 |
Family
ID=14406100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62105381A Expired - Fee Related JP2570735B2 (ja) | 1987-04-28 | 1987-04-28 | 多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570735B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292649A (ja) * | 1987-05-25 | 1988-11-29 | Nec Corp | 半導体装置の製造方法 |
| US6396078B1 (en) | 1995-06-20 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285444A (ja) * | 1985-10-09 | 1987-04-18 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-04-28 JP JP62105381A patent/JP2570735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63271957A (ja) | 1988-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606900B2 (ja) | パターン形成方法 | |
| JP2570735B2 (ja) | 多層配線形成方法 | |
| US5869365A (en) | Method of forming T electrode in field effect transistor | |
| JPH0551174B2 (ja) | ||
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JPH04206827A (ja) | 微細配線の形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH0119255B2 (ja) | ||
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPS63137428A (ja) | ドライエツチング方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) | ||
| JPH04123432A (ja) | 半導体装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JPH04283929A (ja) | 半導体装置の製造方法 | |
| JPH04184935A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |