JPS63137428A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS63137428A
JPS63137428A JP28489986A JP28489986A JPS63137428A JP S63137428 A JPS63137428 A JP S63137428A JP 28489986 A JP28489986 A JP 28489986A JP 28489986 A JP28489986 A JP 28489986A JP S63137428 A JPS63137428 A JP S63137428A
Authority
JP
Japan
Prior art keywords
resist
etching
layer
etched
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28489986A
Other languages
English (en)
Inventor
Hitoshi Yonemura
均 米村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28489986A priority Critical patent/JPS63137428A/ja
Publication of JPS63137428A publication Critical patent/JPS63137428A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドライエツチング方法に関する。本発明は、例
えば半導体装置における配線パターンの段差部にゆるや
かな傾斜を形成するための技術等として利用できる。
〔発明の概要〕
本発明のドライエツチング方法は、被エツチング層上に
選択的に第1のエツチングマスク層を形成し、該第1の
エツチングマスク層の側壁部に第2のエツチングマスク
層を形成し、少なくとも該第2のエツチングマスク層を
後退させて異方性エツチングし、上記被エツチング層に
傾斜をつけてエツチングするという方法をとることによ
って、被エツチング層に傾斜(テーパ)部分を制御性良
く、かつ部品な工程で確実に形成できるようにしたもの
である。
〔従来の技術〕
従来のドライエツチング方法、例えば半導体装置のパタ
ーン形成などにドライエツチングを用いて製造を行う場
合は、次の工程をとるのが一般的である。即ちまず半導
体基板上に配線パターンとなる被エツチング層を形成し
、その上にエツチングマスクとなるレジストを塗布する
。次に通常のフォトリソグラフィ技術を用いて、レジス
トマスりを選択的に形成するが、このような技術である
とレジストのエツジ(段差をもった端の部分をいう)は
略垂直となる。そこでこれをエツチングマスクにして異
方性エツチング(例えばプラズマエツチング)によりパ
ターンを形成すると、パターンエツジの形状はレジスト
の形状に対応して垂直あるいは負のテーパ(エツジ角が
鋭角の傾斜)ができ、エツジ部が急峻となる。このため
、上述のような従来技術にあってはステップカヴアレッ
ジ(被覆性)が悪くなったり、多層配線構造をとる場合
には、上層配線の段切れが生じたりするおそれがある。
そこで従来は、パターンなどを形成する際にエツジ部に
ゆるやかな傾斜(以下適宜テーパとも称する)をつける
ことによって上記の事故を防止している。
パターンなどのエツジ部に上記の如きゆるやかな傾斜を
つける方法としては、パターンエツジ部上に後述する方
法でテーパのついたレジストを形成し、これを異方性エ
ツチングすることが行われている。即ち、パターンエツ
ジ部は、その上のテーパレジストと共に異方性エツチン
グされると、レジスト膜厚の薄い部分から先にパターン
が削られてゆくため、上層のテーパレジスト形状に対応
したゆるやかな傾斜が形成される。
従来のテーパレジスト形成方法には、ポジレジストとネ
ガレジストを使う場合がある。
第3図は、従来のテーパレジスト形成方法の説明図で、
(a)はポジレジストを用いた場合、(b)はネガレジ
ストを用いた場合である。
第3図(a)に示す如く、ポジレジスト33(光38の
当った部分が現像液に対して不溶となるレジスト)を使
った場合は、フォトリソグラフィによりマスク37を介
してレジストを過少露光すると、マスク周辺部の露光量
が少なくなり、光38の当たる部分(点線で示す部分)
が完全に不溶部35とならず、露光量の少ない周辺部に
テーパが形成される。
第3図(b)に示す如く、ネガレジスト34(光38の
当った部分が現像液に対して可溶となるレジスト)を使
った場合は、マスク37を介してネガレジスト34を過
大露光し、マスク幅(点線で示す部分)以上に露光させ
た可溶部36を作り、これを現像・除去することによっ
て、レジスト周辺部にテーパが形成される。
上記の方法は、適正値以外の露光量をとることによって
、マスクに対応しないレジストの不溶部35や可溶部3
6を不確定に作りだすため、テーパの寸法や形状にバラ
ツキが生じ、制御性が悪い。
また別のテーパレジスト形成方法は、通常のフォトリソ
グラフィで露光、現像した(テーパのつかない)レジス
トパターンを形成後、レジストをベーキング処理する際
に、ベータ温度を通常よりも高くしてレジストをだれさ
せたり、ベークによるレジストの収縮を利用してレジス
トの端部を薄くすることにより、レジスト周辺部分にテ
ーパをつける方法などがある(例えば特開昭51−58
071 ”)。
しかし、この方法はレジストのだれ具合や収縮具合をベ
ーキング時間あるいは温度などを調節して行うが、常に
安定した寸法や形状のテーパを形成することが容易でな
く、制御性が必ずしも良いとはいえない。またレジスト
をだれさせる方法は、レジストを高温でベータするため
、温度の影響でレジストに無理がかかることがある。
上記以外のテーパ技術としては、公知文献に特公昭60
−5628などがある。
〔発明が解決しようとする問題点〕
上記したように、従来のテーパレジストを使ったドライ
エツチング方法は、形成されるテーパの寸法精度や形状
にバラツキが生じるなど、制御性が悪く、所望のテーパ
が得られなかったり、またベータ温度が高温すぎてレジ
ストに無理かががると適正なマスクとしてはたらかず、
所望のパターンが得られないなどの問題がある。
本発明のドライエツチング方法は、上記のような問題点
に鑑みてなされたものである。本発明の目的は、被エツ
チング層に形成するテーパの制御性に優れ、よって常に
安定した所望のテーパ形状が形成でき、かつ段差部分を
テーパ状にする工程が簡易なドライエツチング方法を提
供することにある。
〔問題点を解決するための手段〕
本発明は上記問題点を解決するため、以下の方法をとる
。すなわち本発明は、被エツチング層上に選択的に第1
のエツチングマスク層を形成する工程と、該第1のエツ
チングマスク層の側壁部に第2のエツチングマスク層を
形成する工程と、少なくとも該第2のエツチングマスク
層を後退させて異方性エツチングし、上記被エツチング
層に傾斜をつけてエツチングする工程とを備えるもので
ある。
第1図は、本発明の詳細な説明するための工程断面図で
ある。同図の例示を参照して、より具体的に本発明のド
ライエツチング方法を説明する。
まず、ゆるやかな傾斜をつけたい被エツチング層l(例
えばPo1y−5i )上に、第1のエツチングマスク
層2(例えば5t(h )を選択的に形成する(同図(
a))。
そしてその表面にレジストを塗布した後、ドライエツチ
ング(図中に矢印5で示す。例えば0□スパツタ・エツ
チング)などによりレジストを後退させると(同図(b
))、レジストが等速度でエツチングされるため、レジ
ストが厚く塗布されている第1のエツチングマスク層2
の側壁段差部においてゆるやかな傾斜をもったレジスト
残り、即ちサイドウオールが形成される。(この形成方
法はサイドウオール技法とも呼ばれる。)これが第1の
エツチングマスクN2の側壁部に形成される第2のエツ
チングマスク層3である(同図(C))。
次に、少なくとも第2のエツチングマスク層3を異方性
エツチング(図中に矢印6で示す。例えばプラズマエツ
チング)により被エツチング層1と共に後退させると、
ゆるやかな傾斜をもった第2のエツチングマスク層(サ
イドウオール)3以外の部分は均一に、またサイドウオ
ール3部分は膜厚の薄い所からエツチング速度されるた
め、サイドウオールの傾斜に対応して被エツチング層1
に傾斜(テーバ)4が形成される(同図cd))。
本発明は以上例示説明したような原理によって、被エツ
チング層1のテーパ形成が可能となるものである。
上記の、少なくとも第2のエツチングマスク層3を後退
させて被エツチング層1と共に後退させる場合の異方性
エツチング手段としては、種々の手段を用いることがで
きるが、上記以外にもイオンビーム・エツチング(例え
ばりアクティブ・イオン・エツチングRIE)などを好
適に用いることができる。
上記の、異方性エツチングによって被エツチング層を後
退させるとは、エツチングマスクや被エツチング層がエ
ツチングに使われるプラズマ等による腐食あるいはイオ
ンの衝撃などによって除去され、表面が少しずつ薄くな
ることをいう。このエツチング速度は等速度でなされる
上記の、被エツチング層につける傾斜は、第1図(d)
でみられるように、断面部分が曲線あるいは直線でゆる
やかに形成されているものが好ましく、ステップカヴア
レソジの改善や断切れを防止することができる。
なお、被エツチング層lに形成されるテーバ4の大きさ
を変えるには、第1のエツチングマスク層2の厚みを変
化させることによって形成されるサイドウオール3の大
きさを変え、これに対応したテーバ4を形成することで
達成できる。
上記のサイドウオールを形成する技法は、従来は、形成
されたサイドウオールをそのまま利用してステンプカヴ
アレッジを改善することなどに使われていたが、これを
本発明のようにエツチングマスクとして、その下の被エ
ツチング層1のテーパ形成のために利用された例は知ら
れていない。
〔作用〕
上記したように本発明のドライエツチング方法は、異方
性のドライエツチングを使用してテーパを形成するため
寸法精度が良好であり、サイドウオール技法を利用し、
これをエツチングマスクとして被エツチング層にテーパ
を形成するため、制御性が良く、また簡易な工程で確実
なテーパ形成が可能になる。
〔実施例〕
以下、本発明のドライエツチング方法の一実施例につい
て、図面を参照しながら詳細に説明する。
この実施例は本発明を、3Nレジストを用いてPo1y
−Stの配線パターンを形成するためのドライエツチン
グ方法に適用したものである。
なお当然のことであるが、以下の実施例は本発明の一例
を示すもので、本発明はこの例にのみ限定されない。
第2図(a)〜(幻は本実施例に係るドライエツチング
工程を示す断面図である。
本実施例ではテーパを形成する被エツチング層にPo1
y−Si層を用いた。また第1のエツチングマスク層を
形成する工程においては、3層レジスト法を採用して実
施した。
本例ではまず第2図(alに示す如<、Si基板22上
にエツチングストッパとなるSiO□膜21膜形1し、
その上にテーパエツチングしたいPo1y−St層11
を形成した後、更にその上に、下層レジスト12、スパ
ッタStから成る中間層20.上層レジスト19の順に
、3層レジストをコーティングする。次いで上層レジス
ト19は、フォトリソグラフィによりマスク17を使っ
てパターニング露光18により露光した後、現像して上
層レジスト19を選択除去する。
この結果第2図(blに示す如く、上層レジスト19の
一部が残るが、同図に示すように、この残った部分をマ
スクとして、中間層20をプラズマエツチング23(ま
たはスパック・エツチング)によって除去する。
更に02スパツク・エツチング24により上層レジスト
19と下層レジスト12の中間層20のストッパで保護
された部分を除く窓開き部を除去して、第2図(e)の
状態にする。ここまでが第1のエツチングマスク層を形
成する工程である(前記説明した第1図(a)に対応)
次にその表面にレジスト13を塗布した後、0□スパツ
タ・エツチングによってレジスト13を後退させる状態
を示すのが第2図(dlである(前記説明した第1図(
b)に対応)。
そして後退した後のレジスト13の状態を示したのが第
2図(e)であり、レジスト膜厚の厚い段差部において
ゆるやかな傾斜のサイドウオール13が形成されている
。これが第1のエツチングマスク層の側壁部に第2のエ
ツチングマスク層を形成する工程である(前記説明した
第1図(C1に対応)。なおレジスト13のサイドウオ
ールの大きさは、下層レジスト12と中間層20の厚さ
で制御することができる。
第2図(f)は、Po1y−5i層11をテーパエツチ
ングするためプラズマエツチング16を行った状態を示
し、レジスト13のサイドウオールにおけるゆるやかな
傾斜部分に対応して、Po1y−St層11部分にテー
パが形成されていることがわかる。プラズマエツチング
16によってスパッタStから成る中間層20も同時に
後退する。これが被エツチング層に傾斜をつけてエツチ
ングする工程である(前記説明した第1図(d)に対応
)。
同図(g)は、Po1y−5i層11上に残った下層レ
ジスト12を02プラズマアツシングあるいは硝酸など
の洗浄液で除去して工程が完了する。
〔発明の効果〕
上記したように、本発明のドライエツチング方法を用い
ることにより、被エツチング層に形成するテーパの制御
性に優れ、よって常に安定した所望の形状のテーパを形
成することができると共に、テーパの形成工程を簡易に
することができる。
【図面の簡単な説明】
第1図(a)〜(dlは本発明の詳細な説明するための
工程断面図であり、第2図(al〜(glは本実施例に
係るドライエツチング工程を示す断面図であり、第3図
は従来のテーパレジスト形成方法の説明図で、(alは
ポジレジストを用いた場合、(b)はネガレジストを用
いた場合である。 1・・・・被エツチング層、2・・第1のエツチングマ
スク層、3・・・・・・第2のエツチングマスク層、4
・・・・傾斜(テーパ)、5・・ドライエツチング、6
・・・・・・異方性エツチング、11・・・・Po1y
−3i層、12・・・・下層レジスト、13・・・・レ
ジスト(サイドウオール)、14・・・・傾斜(テーパ
)、15・・・・0□スパツタ・エツチング、16・・
・・プラズマエ・ノチング。 (a)

Claims (1)

  1. 【特許請求の範囲】 1、被エッチング層上に選択的に第1のエッチングマス
    ク層を形成する工程と、 該第1のエッチングマスク層の側壁部に第2のエッチン
    グマスク層を形成する工程と、 少なくとも該第2のエッチングマスク層を後退させて異
    方性エッチングし、上記被エッチング層に傾斜をつけて
    エッチングする工程とを備えるドライエッチング方法。
JP28489986A 1986-11-29 1986-11-29 ドライエツチング方法 Pending JPS63137428A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28489986A JPS63137428A (ja) 1986-11-29 1986-11-29 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28489986A JPS63137428A (ja) 1986-11-29 1986-11-29 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS63137428A true JPS63137428A (ja) 1988-06-09

Family

ID=17684489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28489986A Pending JPS63137428A (ja) 1986-11-29 1986-11-29 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS63137428A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194931A (ja) * 1989-12-22 1991-08-26 Toshiba Corp 半導体装置の製造方法
JP2003031520A (ja) * 2001-07-12 2003-01-31 Denso Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194931A (ja) * 1989-12-22 1991-08-26 Toshiba Corp 半導体装置の製造方法
JP2003031520A (ja) * 2001-07-12 2003-01-31 Denso Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0786230A (ja) テーパエッチング方法
JPS63137428A (ja) ドライエツチング方法
JPS633453B2 (ja)
JPH0458167B2 (ja)
JP2570735B2 (ja) 多層配線形成方法
JP2797854B2 (ja) 半導体装置のコンタクトホール形成方法
JPH06105686B2 (ja) 半導体装置の製造方法
JPS61113062A (ja) フオトマスク
JPH01114041A (ja) 微細パタン形成方法
JPS647492B2 (ja)
JP2737256B2 (ja) 半導体装置の製造方法
JPS62259445A (ja) パタ−ン形成方法
JPS5950053B2 (ja) 写真蝕刻方法
JPH0646298B2 (ja) フォトマスク製造方法
JPS5843523A (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH0562976A (ja) 集積回路作製方法
JPH03291605A (ja) 光導波路の形成方法
JPS5854631A (ja) 半導体装置の製造方法
JPH07240421A (ja) 半導体装置の配線形成方法
JPH0212827A (ja) 半導体装置の製造方法
JPS59135731A (ja) 半導体装置の製造方法
JPH07142776A (ja) パターンの形成方法
JPH04271121A (ja) コンタクトホールの形成方法
JP2002351045A (ja) 位相シフトマスク及びその製造方法