JPH02170553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02170553A JPH02170553A JP32675288A JP32675288A JPH02170553A JP H02170553 A JPH02170553 A JP H02170553A JP 32675288 A JP32675288 A JP 32675288A JP 32675288 A JP32675288 A JP 32675288A JP H02170553 A JPH02170553 A JP H02170553A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- metal wiring
- silicon oxide
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 15
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体集積
回路のスルーホールの形成方法に関する。
回路のスルーホールの形成方法に関する。
従来、半導体集積回路のスルーホールの形成は、スルー
ホールのパターンを目合せ工程によって形成してからレ
ジストをマスクにして層間絶縁膜のエツチングを行なっ
て金属配線を露出させていた。
ホールのパターンを目合せ工程によって形成してからレ
ジストをマスクにして層間絶縁膜のエツチングを行なっ
て金属配線を露出させていた。
以下、従来のスルーホールの形成方法を第３図を参照し
て説明する。半導体基板ｌ上に形成されたシリコン酸化
膜等の絶縁膜２上にアルミニウム等の金属配線３をバタ
ーニング形成する。その後層間絶縁膜４となるシリコン
酸化膜を形成し、フォトレジスト膜８を全面に形成した
後、第３図（ａ）ように所定の形状にバターニングする
。次に、このフォトレジスト膜８をマスクにして、異方
性エツチングを行ない、金属配線３を第３図Ｃｂ’）の
ように露出させた後層間絶縁膜４上の残りのフォトレジ
ストを除去し、第３図（Ｃ）の構成を得る。
て説明する。半導体基板ｌ上に形成されたシリコン酸化
膜等の絶縁膜２上にアルミニウム等の金属配線３をバタ
ーニング形成する。その後層間絶縁膜４となるシリコン
酸化膜を形成し、フォトレジスト膜８を全面に形成した
後、第３図（ａ）ように所定の形状にバターニングする
。次に、このフォトレジスト膜８をマスクにして、異方
性エツチングを行ない、金属配線３を第３図Ｃｂ’）の
ように露出させた後層間絶縁膜４上の残りのフォトレジ
ストを除去し、第３図（Ｃ）の構成を得る。
従来のスルーホールの形成方法は目合せ工程を必要とす
るため、目合せ精度の点からスルーホールを形成する部
分の金属配線の面積を大きくして目合せの余裕を持たせ
る必要があり、そのため、高集積化を妨げる一つの原因
となっていた。
るため、目合せ精度の点からスルーホールを形成する部
分の金属配線の面積を大きくして目合せの余裕を持たせ
る必要があり、そのため、高集積化を妨げる一つの原因
となっていた。
本発明の目的は、スルーホール形成において目合せ工程
を省略し、金属配線のスルーホール部の面積の増加をな
くし、集積度を高める半導体装置の製造方法を提供する
ことにある。
を省略し、金属配線のスルーホール部の面積の増加をな
くし、集積度を高める半導体装置の製造方法を提供する
ことにある。
本発明のスルーホールの形成方法は、半導体基。
板あるいは絶縁膜上の金属配線上に第１の絶縁膜を成長
し、その上に、これとは膜種の異なる第２の絶縁膜を成
長する工程と、平坦化を行なって、金属配線上の第１の
絶縁膜を露出させる工程と、第１の絶縁膜に対する第２
の絶縁膜の選択比を十分大きくした条件で露出した第１
の絶縁膜を異方性エツチングする工程と、第１の絶縁膜
と同種の絶縁膜を成長する工程と、第１の絶縁膜に対す
る第２の絶縁膜の選択比を十分大きくした条件で、この
絶縁膜を異方性エツチングし、金属配線を露出する工程
とを含んで構成されている。そのため、マスクの目合せ
工程を必要としないスルーホールの形成方法を得ること
ができる。
し、その上に、これとは膜種の異なる第２の絶縁膜を成
長する工程と、平坦化を行なって、金属配線上の第１の
絶縁膜を露出させる工程と、第１の絶縁膜に対する第２
の絶縁膜の選択比を十分大きくした条件で露出した第１
の絶縁膜を異方性エツチングする工程と、第１の絶縁膜
と同種の絶縁膜を成長する工程と、第１の絶縁膜に対す
る第２の絶縁膜の選択比を十分大きくした条件で、この
絶縁膜を異方性エツチングし、金属配線を露出する工程
とを含んで構成されている。そのため、マスクの目合せ
工程を必要としないスルーホールの形成方法を得ること
ができる。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための断面図である。第１図（ａ）のように半導体基
板１上に絶縁膜２を形成した後、アルミニウム等の金属
配線３をバターニング形成し、全面に第１の絶縁膜とし
て、たとえばシリコン酸化膜４を成長し、さらに第２の
絶縁膜として、シリコン窒化膜５を成長する。次に第１
図（ｂ）のように平坦化を行ない、金属配線３上のシリ
コン酸化膜４を露出させ、次にシリコン酸化膜４に対す
るシリコン窒化膜５のエツチング選択比を十分に大きく
した条件でシリコン酸化膜４を異方性エツチングし、金
属配線３を露出させ第１図（ｃ）のようにする。次に第
１図（ｄ）のようにシリコン酸化膜４と同じ膜種の絶縁
膜であるシリコン酸化膜６を成長し、次に第１図（ｅ）
のようにシリコン酸化膜４および６に対するシリコン窒
化膜５のエツチング選択比を十分大きくした条件でシリ
コン酸化膜６を異方性エツチングで除去しスルーホール
部周囲にのみ側壁として残す。
るための断面図である。第１図（ａ）のように半導体基
板１上に絶縁膜２を形成した後、アルミニウム等の金属
配線３をバターニング形成し、全面に第１の絶縁膜とし
て、たとえばシリコン酸化膜４を成長し、さらに第２の
絶縁膜として、シリコン窒化膜５を成長する。次に第１
図（ｂ）のように平坦化を行ない、金属配線３上のシリ
コン酸化膜４を露出させ、次にシリコン酸化膜４に対す
るシリコン窒化膜５のエツチング選択比を十分に大きく
した条件でシリコン酸化膜４を異方性エツチングし、金
属配線３を露出させ第１図（ｃ）のようにする。次に第
１図（ｄ）のようにシリコン酸化膜４と同じ膜種の絶縁
膜であるシリコン酸化膜６を成長し、次に第１図（ｅ）
のようにシリコン酸化膜４および６に対するシリコン窒
化膜５のエツチング選択比を十分大きくした条件でシリ
コン酸化膜６を異方性エツチングで除去しスルーホール
部周囲にのみ側壁として残す。
第２図（ａ）〜（ｆ）は本発明の第２の実施例の断面図
である。第２図（ａ）のように半導体基板１に形成され
た絶縁膜２上の金属配線３上に膜種の異なる絶縁膜、た
とえばシリコン酸化膜、シリコン窒化膜４，５を成長し
、次に第２図（ｂ）のように平坦化によりシリコン窒化
膜５の上部をエツチングしシリコン酸化膜４を露出させ
てから、シリコン酸化膜４に対するシリコン窒化膜５の
エツチング選択比を十分に大きくした条件でシリコン酸
化膜４を異方性エツチングし、次に第２図（Ｃ）のよう
にシリコン窒化膜５と同じ膜種のシリコン窒化膜７を成
長する０次に第２図（ｄ）のようにシリコン窒化膜７を
異方性エツチングしてスルーホール周囲にのみ側壁とし
て残し、シリコン酸化膜４を露出させる。次にシリコン
窒化膜５，７をマスクとして、シリコン酸化膜４の表面
を、わずかにウェットエツチングして第２図（ｅ）のよ
うにし、第２図（「）のようにシリコン酸化膜４を異方
性エツチングで除去して金属配線３を露出させてから、
シリコン窒化膜５，７をウェットエツチングで除去する
。この発明ではスルーホールの上部がウェットエツチン
グによって傾斜しており、段差がゆるくなり、配線の断
線が生じにくいという利点がある。
である。第２図（ａ）のように半導体基板１に形成され
た絶縁膜２上の金属配線３上に膜種の異なる絶縁膜、た
とえばシリコン酸化膜、シリコン窒化膜４，５を成長し
、次に第２図（ｂ）のように平坦化によりシリコン窒化
膜５の上部をエツチングしシリコン酸化膜４を露出させ
てから、シリコン酸化膜４に対するシリコン窒化膜５の
エツチング選択比を十分に大きくした条件でシリコン酸
化膜４を異方性エツチングし、次に第２図（Ｃ）のよう
にシリコン窒化膜５と同じ膜種のシリコン窒化膜７を成
長する０次に第２図（ｄ）のようにシリコン窒化膜７を
異方性エツチングしてスルーホール周囲にのみ側壁とし
て残し、シリコン酸化膜４を露出させる。次にシリコン
窒化膜５，７をマスクとして、シリコン酸化膜４の表面
を、わずかにウェットエツチングして第２図（ｅ）のよ
うにし、第２図（「）のようにシリコン酸化膜４を異方
性エツチングで除去して金属配線３を露出させてから、
シリコン窒化膜５，７をウェットエツチングで除去する
。この発明ではスルーホールの上部がウェットエツチン
グによって傾斜しており、段差がゆるくなり、配線の断
線が生じにくいという利点がある。
以上説明したように本発明は、金属配線上に成長させた
絶縁膜の段差を利用して、膜種の異なる絶縁膜をその段
差部に残して、これをマスクにスルーホールの形成を行
なうことにより、従来のマスクの目合せ工程を省略し、
金属配線のスルーホール形成部の面積を大きくする必要
がなく、集積度を上げられる効果がある。
絶縁膜の段差を利用して、膜種の異なる絶縁膜をその段
差部に残して、これをマスクにスルーホールの形成を行
なうことにより、従来のマスクの目合せ工程を省略し、
金属配線のスルーホール形成部の面積を大きくする必要
がなく、集積度を上げられる効果がある。
第１図（ａ）〜（ｅ）は、本発明の第１の実施例を示す
工程断面図、第２図（ａ）〜（「）は、本発明の第２の
実施例を示す工程断面図、第３図（ａ）〜（ｃ）は従来
例を示す工程断面図である。 １・・・・・・半導体基板、２，４．６・・・・・・シ
リコン酸化膜、３・・・・・・金属配線、５，７・・・
・・・シリコン窒化膜、８・・・・・・フォトレジスト
膜。 代理人 弁理士 内 原 晋 （ｄ−） 第 図 薗 Ｃめ （ｅ） 第２ 図 ｒ（１） （肺 第３ 図
工程断面図、第２図（ａ）〜（「）は、本発明の第２の
実施例を示す工程断面図、第３図（ａ）〜（ｃ）は従来
例を示す工程断面図である。 １・・・・・・半導体基板、２，４．６・・・・・・シ
リコン酸化膜、３・・・・・・金属配線、５，７・・・
・・・シリコン窒化膜、８・・・・・・フォトレジスト
膜。 代理人 弁理士 内 原 晋 （ｄ−） 第 図 薗 Ｃめ （ｅ） 第２ 図 ｒ（１） （肺 第３ 図
Claims (1)
- 半導体基板上に所定の金属配線を形成する工程と、該金
属配線上に第１の絶縁膜を成長する工程と、第１の絶縁
膜とは膜種の異なる第２の絶縁膜を形成する工程と、少
なくとも前記金属配線上の第２の絶縁膜を除去し、第１
の絶縁膜を露出させる工程と、露出した第１の絶縁膜を
異方性エッチングする工程と、少なくとも前記金属配線
上に前記第１の絶縁膜と同種の第３の絶縁膜を形成する
工程と、前記金属配線上の絶縁膜を異方性エッチングに
よって除去し、前記金属配線を露出させる工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32675288A JPH02170553A (ja) | 1988-12-23 | 1988-12-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32675288A JPH02170553A (ja) | 1988-12-23 | 1988-12-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170553A true JPH02170553A (ja) | 1990-07-02 |
Family
ID=18191290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32675288A Pending JPH02170553A (ja) | 1988-12-23 | 1988-12-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645274A (ja) * | 1992-02-28 | 1994-02-18 | Sgs Thomson Microelectron Inc | 集積回路においてコンタクトビアを製造する方法 |
-
1988
- 1988-12-23 JP JP32675288A patent/JPH02170553A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645274A (ja) * | 1992-02-28 | 1994-02-18 | Sgs Thomson Microelectron Inc | 集積回路においてコンタクトビアを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| US4772569A (en) | Method for forming oxide isolation films on french sidewalls | |
| JPH0587973B2 (ja) | ||
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS62174945A (ja) | 半導体装置の配線形成方法 | |
| JPH05226278A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| KR20000003342A (ko) | 반도체 장치의 자기정렬 콘택홀 형성방법 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPH11224898A (ja) | レジストを用いた溝穴形成方法 | |
| JPH04255215A (ja) | 半導体装置の製造方法 |