JPH01296642A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH01296642A JPH01296642A JP12734288A JP12734288A JPH01296642A JP H01296642 A JPH01296642 A JP H01296642A JP 12734288 A JP12734288 A JP 12734288A JP 12734288 A JP12734288 A JP 12734288A JP H01296642 A JPH01296642 A JP H01296642A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- contact hole
- resist
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000007795 chemical reaction product Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンタクトホールの形成方法に関するもので、
半導体集積回路装置の製造工程などに使用される。
半導体集積回路装置の製造工程などに使用される。
従来、コンタクトホールの形成は第2図のように行なっ
ていた。まず、FETなどを形成した半導体基板1上に
下層配線2をアルミニウム(1)などで形成する。次に
、全面に二酸化シリコン(S10゜)などからなる層間
絶縁膜3をCVD法などで形成し、この上にレジストを
塗布してレジストパターン4を形成する。そして、フォ
トリ1グラフィ技術を用いることにより、下層配線2上
のコンタクトホール形成領域に開口5を形成する(第2
図(a)図示)。
ていた。まず、FETなどを形成した半導体基板1上に
下層配線2をアルミニウム(1)などで形成する。次に
、全面に二酸化シリコン(S10゜)などからなる層間
絶縁膜3をCVD法などで形成し、この上にレジストを
塗布してレジストパターン4を形成する。そして、フォ
トリ1グラフィ技術を用いることにより、下層配線2上
のコンタクトホール形成領域に開口5を形成する(第2
図(a)図示)。
次に、RIE (反応性イオンエ;ツチング)法などの
ドライエツチングにより開口5を介して層間絶縁膜3を
エツチングし、下層配線2のコンタクトホール形成領域
に届く開口50を形成する(第2図(b)図示)。しか
る後、上記のレジストパターン4を除去し、再び全面に
レジストを塗布して上層配線の形成領域に窓をあけた別
のレジストパターン(図示せず。)を形成する。そして
、真空蒸着法などで上層配線用の金属膜を被着し、上記
のレジストパターンを除去してリフトオフ法を実行すれ
ば、第2図(c)のように下層配線2とコンタクトホー
ルで接続された上層配線6が得られる。
ドライエツチングにより開口5を介して層間絶縁膜3を
エツチングし、下層配線2のコンタクトホール形成領域
に届く開口50を形成する(第2図(b)図示)。しか
る後、上記のレジストパターン4を除去し、再び全面に
レジストを塗布して上層配線の形成領域に窓をあけた別
のレジストパターン(図示せず。)を形成する。そして
、真空蒸着法などで上層配線用の金属膜を被着し、上記
のレジストパターンを除去してリフトオフ法を実行すれ
ば、第2図(c)のように下層配線2とコンタクトホー
ルで接続された上層配線6が得られる。
しかしながら、上記の従来技術では下層配線2と上層配
線6の間のコンタクト部の抵抗が、理論値よりも大きく
なるという問題があった。これは、第2図(a)から同
図(b)に至る工程において、ドライエツチングの反応
生成物が開口5中の下層配線2上に付着し、これが下層
配線2と上層配線6の間に介在してしまうからである。
線6の間のコンタクト部の抵抗が、理論値よりも大きく
なるという問題があった。これは、第2図(a)から同
図(b)に至る工程において、ドライエツチングの反応
生成物が開口5中の下層配線2上に付着し、これが下層
配線2と上層配線6の間に介在してしまうからである。
この下層配線2上の反応生成物を除去するためには、層
間絶縁膜用の溶剤(例えばフッ酸を含むエッチャント)
で軽く灰浄したり、下層配線2を少しだけオーバーエツ
チングすることが考えられる。しかし、このようにする
と工程数が増加するだけでなく、オーバーエツチングの
程度の制御も難しく、全体として歩留りの低下とコスト
の上昇を招いてしまう。
間絶縁膜用の溶剤(例えばフッ酸を含むエッチャント)
で軽く灰浄したり、下層配線2を少しだけオーバーエツ
チングすることが考えられる。しかし、このようにする
と工程数が増加するだけでなく、オーバーエツチングの
程度の制御も難しく、全体として歩留りの低下とコスト
の上昇を招いてしまう。
そこで本発明は、簡単な工程によってコンタクト部の抵
抗を低(することのできるコンタクトホールの形成方法
を提供することを目的とする。
抗を低(することのできるコンタクトホールの形成方法
を提供することを目的とする。
本発明に係るコンタクトホールの形成方法は、半導体装
置の多層配線間の層間絶縁膜にコンタクトホールを形成
するコンタクトホールの形成方法であづて、下記の工程
を備える。すなわち、多層配線を構成する下側配線上の
コンタクトホール形成領域にレジストを残存させたレジ
ストパターンを形成する第1の工程と、このレジストパ
ターンの一部が露出する程度の厚さで全面に層間絶縁膜
を形成する第2の工程と、上記レジストパターンを除去
する第3の工程とを備えることを特徴とする。
置の多層配線間の層間絶縁膜にコンタクトホールを形成
するコンタクトホールの形成方法であづて、下記の工程
を備える。すなわち、多層配線を構成する下側配線上の
コンタクトホール形成領域にレジストを残存させたレジ
ストパターンを形成する第1の工程と、このレジストパ
ターンの一部が露出する程度の厚さで全面に層間絶縁膜
を形成する第2の工程と、上記レジストパターンを除去
する第3の工程とを備えることを特徴とする。
本発明によれば、下層配線のコンタクトホール形成領域
にはレジストが残存させられ、この上から層間絶縁膜が
形成されるので、レジストパターンの除去の後に層間絶
縁膜の開口中の下層配線上に、ドライエツチングによる
反応生成物などが残ることは全くない。そして、レジス
トパターンをネガ型レジストで形成すれば断面を逆メサ
状にできるので、後のリフトオフが容易になるだけでな
く、コンタクトホール形成領域の開口部において層間絶
縁膜の端部にいわゆるパリが生じることがなく、従って
下層配線と上層配線の接続を歩留りよく行なうことがで
きる。さらに、層間絶縁膜をECRプラズマCVD法な
どで形成すれば、工程中で半導体基板1を加熱する必要
がなく、従ってレジストパターンの逆メサ形状が工程中
で変化したり、レジストそのものが変質したりするよう
なことはない。
にはレジストが残存させられ、この上から層間絶縁膜が
形成されるので、レジストパターンの除去の後に層間絶
縁膜の開口中の下層配線上に、ドライエツチングによる
反応生成物などが残ることは全くない。そして、レジス
トパターンをネガ型レジストで形成すれば断面を逆メサ
状にできるので、後のリフトオフが容易になるだけでな
く、コンタクトホール形成領域の開口部において層間絶
縁膜の端部にいわゆるパリが生じることがなく、従って
下層配線と上層配線の接続を歩留りよく行なうことがで
きる。さらに、層間絶縁膜をECRプラズマCVD法な
どで形成すれば、工程中で半導体基板1を加熱する必要
がなく、従ってレジストパターンの逆メサ形状が工程中
で変化したり、レジストそのものが変質したりするよう
なことはない。
以下、添付図面の第1図にもとづいて、本発明の詳細な
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。
第1図は本発明の一実施例に係るコンタクトホールの形
成方法の工程別断面図である。まず、FETなどを形成
した半導体基板1上に下層配線2を形成し、スピンコー
ド法などで全面にレジストを塗布する。ここで、レジス
トとしてはネガ型レジストを用い、フォトリソグラフィ
技術を用いてパターニングし、コンタクトホール形成領
域にのみレジストが残存したレジストパターン10とす
る。このように、ネガ型レジストを用いることにより、
レジストパターン10の断面を逆メサ状にすることがで
きる(第1図(a)図示)。
成方法の工程別断面図である。まず、FETなどを形成
した半導体基板1上に下層配線2を形成し、スピンコー
ド法などで全面にレジストを塗布する。ここで、レジス
トとしてはネガ型レジストを用い、フォトリソグラフィ
技術を用いてパターニングし、コンタクトホール形成領
域にのみレジストが残存したレジストパターン10とす
る。このように、ネガ型レジストを用いることにより、
レジストパターン10の断面を逆メサ状にすることがで
きる(第1図(a)図示)。
次に、ECRプラズマCVD法あるいはスバックリング
法などにより、5102あるいはSIN などからな
る層間絶縁膜11を形成する(第1図(b)図示)。こ
のとき、層間絶縁膜11の形成の厚さはレジストパター
ン10が少なくとも一部において露出する程度とし、後
の工程においてレジストパターン10を除去することが
可能なようにしておく。この工程においては、ECRプ
ラズマCVD法などを用いているので、半導体基板1を
加熱する必要はなく、従ってレジストパターン10が変
形、変質したりすることはない。言い換えれば、レジス
トパターン10をコンタクトホールの形成に用いること
が可能になり、レジストパターン10はあたかもコンタ
クトホールのダミーパターンとして作用することになる
。
法などにより、5102あるいはSIN などからな
る層間絶縁膜11を形成する(第1図(b)図示)。こ
のとき、層間絶縁膜11の形成の厚さはレジストパター
ン10が少なくとも一部において露出する程度とし、後
の工程においてレジストパターン10を除去することが
可能なようにしておく。この工程においては、ECRプ
ラズマCVD法などを用いているので、半導体基板1を
加熱する必要はなく、従ってレジストパターン10が変
形、変質したりすることはない。言い換えれば、レジス
トパターン10をコンタクトホールの形成に用いること
が可能になり、レジストパターン10はあたかもコンタ
クトホールのダミーパターンとして作用することになる
。
次に、アセトンなどでレジストパターンを除去すると、
コンタクトホール形成領域に開口12が形成される(第
1図(c)図示)。このとき、レジストパターン10は
逆メサ状であるのでレジストパターン10の除去は極め
て容易であり、また層間絶縁膜11の開口端部にいわゆ
るパリが生じ−たすすることはない。特に、ECRプラ
ズマCVD法などはプラズマ流の指向性が高いため、層
間絶縁膜11の開口端部は非常に滑らかにできる。
コンタクトホール形成領域に開口12が形成される(第
1図(c)図示)。このとき、レジストパターン10は
逆メサ状であるのでレジストパターン10の除去は極め
て容易であり、また層間絶縁膜11の開口端部にいわゆ
るパリが生じ−たすすることはない。特に、ECRプラ
ズマCVD法などはプラズマ流の指向性が高いため、層
間絶縁膜11の開口端部は非常に滑らかにできる。
次に、レジストを全面に塗布した後、フォトリソグラレ
イ技術により上層配線6の形成領域を窓あけしたレジス
トパターン(図示せず)を形成し、真空蒸着法などで上
層配線6となる導電層(金属層)を形成する。しかる後
、リフトオフ法で不要部分の導電層を除去すれば、第1
図(d)のような上層配線6が形成される。このとき、
コンタクトホール形成領域の下層配線2上にはRIEの
反応生成物は全く存在しないので、コンタクト部の抵抗
は著しく低くなる。また、コンタクトホール形成領域の
開口12は順テーバ状の壁面を有し、また開口12の端
部の層間絶縁膜11にもパリなどが現れていないので、
上層配線6が開口12で断線したりすることがない。
イ技術により上層配線6の形成領域を窓あけしたレジス
トパターン(図示せず)を形成し、真空蒸着法などで上
層配線6となる導電層(金属層)を形成する。しかる後
、リフトオフ法で不要部分の導電層を除去すれば、第1
図(d)のような上層配線6が形成される。このとき、
コンタクトホール形成領域の下層配線2上にはRIEの
反応生成物は全く存在しないので、コンタクト部の抵抗
は著しく低くなる。また、コンタクトホール形成領域の
開口12は順テーバ状の壁面を有し、また開口12の端
部の層間絶縁膜11にもパリなどが現れていないので、
上層配線6が開口12で断線したりすることがない。
本発明は上記実施例に限定されず、種々の変形が可能で
ある。
ある。
例えば、コンタクトホール形成領域のレジストパターン
の断面が逆メサ状であることは必須ではなく、矩形に近
い形状のものであってもよい。
の断面が逆メサ状であることは必須ではなく、矩形に近
い形状のものであってもよい。
以上、詳細に説明した通り本発明では、下層配線のコン
タクトホール形成領域にはレジストが残存させられ、こ
の上から層間絶縁膜が形成されるので、レジストパター
ンの除去の後に層間絶縁膜の開口中の下層配線上に反応
生成物などが残ることはない。このため、コンタクト部
の抵抗を著しく低下させることが可能になる。そして、
レジストパターンをネガ型レジストで形成すれば断面を
逆メサ状にできるので、後のりフトオフが容易になるだ
けでな(、コンタクトホール形成領域の開口部において
層間絶縁膜の端部にいわゆるパリが生じることがなく、
従って下層配線と上層配線の接続を歩留りよく行なうこ
とができる。さらに1、層間絶縁膜をECRプラズマC
VD法などで形成すれば、工程中で半導体基板を加熱す
る必要がなく、従ってレジストパターンの逆メサ形状が
工程中で変化するようなことはない。
タクトホール形成領域にはレジストが残存させられ、こ
の上から層間絶縁膜が形成されるので、レジストパター
ンの除去の後に層間絶縁膜の開口中の下層配線上に反応
生成物などが残ることはない。このため、コンタクト部
の抵抗を著しく低下させることが可能になる。そして、
レジストパターンをネガ型レジストで形成すれば断面を
逆メサ状にできるので、後のりフトオフが容易になるだ
けでな(、コンタクトホール形成領域の開口部において
層間絶縁膜の端部にいわゆるパリが生じることがなく、
従って下層配線と上層配線の接続を歩留りよく行なうこ
とができる。さらに1、層間絶縁膜をECRプラズマC
VD法などで形成すれば、工程中で半導体基板を加熱す
る必要がなく、従ってレジストパターンの逆メサ形状が
工程中で変化するようなことはない。
第1図は、本発明の実施例に係るコンタクトホールの形
成方法の工程別断面図、第2図は、従来のコン〉クトホ
ールの形成方法の工程別断面図である。 1・・・半導体基板、2・・・下層配線、3,11・・
・層間絶縁膜、4.10・・・レジストパターン、5・
・・開口、6・・・上層配線。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹第1図 ′&釆の形成方法 第2図
成方法の工程別断面図、第2図は、従来のコン〉クトホ
ールの形成方法の工程別断面図である。 1・・・半導体基板、2・・・下層配線、3,11・・
・層間絶縁膜、4.10・・・レジストパターン、5・
・・開口、6・・・上層配線。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹第1図 ′&釆の形成方法 第2図
Claims (1)
- 【特許請求の範囲】 1、半導体装置の多層配線間の層間絶縁膜にコンタクト
ホールを形成するコンタクトホールの形成方法において
、 前記多層配線を構成する下側配線上のコンタクトホール
形成領域にレジストを残存させたレジストパターンを形
成する第1の工程と、 前記レジストパターンの一部が露出する程度の厚さで全
面に前記層間絶縁膜を形成する第2の工程と、 前記レジストパターンを除去する第3の工程とを備える
ことを特徴とするコンタクトホールの形成方法。 2、前記レジストパターンはネガ型レジストで形成され
、かつ断面が逆メサ状をなしている請求項1記載のコン
タクトホールの形成方法。 3、前記第2の工程はECRプラズマCVD法またはス
パッタ法を用いて前記層間絶縁膜を形成する工程である
請求項1記載のコンタクトホールの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12734288A JPH01296642A (ja) | 1988-05-25 | 1988-05-25 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12734288A JPH01296642A (ja) | 1988-05-25 | 1988-05-25 | コンタクトホールの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01296642A true JPH01296642A (ja) | 1989-11-30 |
Family
ID=14957550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12734288A Pending JPH01296642A (ja) | 1988-05-25 | 1988-05-25 | コンタクトホールの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01296642A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5849611A (en) * | 1992-02-05 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a taper shaped contact hole by oxidizing a wiring |
JP2006216747A (ja) * | 2005-02-03 | 2006-08-17 | Fujikura Ltd | 貫通電極の製造方法および構造 |
-
1988
- 1988-05-25 JP JP12734288A patent/JPH01296642A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5849611A (en) * | 1992-02-05 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a taper shaped contact hole by oxidizing a wiring |
US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
JP2006216747A (ja) * | 2005-02-03 | 2006-08-17 | Fujikura Ltd | 貫通電極の製造方法および構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
JPH0313744B2 (ja) | ||
JPH01296642A (ja) | コンタクトホールの形成方法 | |
JPH0485829A (ja) | 半導体装置及びその製造方法 | |
JPH09293727A (ja) | 半導体装置の製造方法 | |
JP3271090B2 (ja) | 半導体装置の製法 | |
JPS6254427A (ja) | 半導体装置の製造方法 | |
JPH0587973B2 (ja) | ||
JPH03248429A (ja) | 半導体装置の製造方法 | |
JPH0373526A (ja) | パターン形成方法 | |
KR100246179B1 (ko) | 반도체소자의 배선간 접속부 제조방법 | |
JPH0237707A (ja) | 半導体装置の製造方法 | |
JPS6336547A (ja) | 半導体装置の製造方法 | |
JPH0481323B2 (ja) | ||
JP2811724B2 (ja) | エッチング方法 | |
JPH02170553A (ja) | 半導体装置の製造方法 | |
JPS63213930A (ja) | 半導体装置の製造方法 | |
JPH0415925A (ja) | 半導体装置の製造方法 | |
JPH0468531A (ja) | 半導体装置の製造方法 | |
JPH0425157A (ja) | 半導体装置の製造方法 | |
JPH0624196B2 (ja) | 半導体装置の製造方法 | |
JPH09246376A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS60227440A (ja) | 半導体装置の製造方法 | |
JPS6085542A (ja) | 半導体装置の製造方法 | |
JPS61244026A (ja) | 半導体装置の製造方法 |