JPH0496225A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するもので、特に層
間絶縁膜にコンタクトホールを形成する場合に用いられ
る。

〔従来の技術〕

従来技術による半導体装置の製造方法を示す工程別の素
子断面図を第３図に示す。基板１の表面の絶縁膜８上に
レジスト材を塗布し、形成すべきコンタクトホールの径
よりも大きい開口６を有するマスクパターン４を形成す
る。その後、絶縁膜８の途中の深さまで異方性エツチン
グする（同図（ａ）図示）。次に、異方性エツチングさ
れた前述の絶縁膜８の窪み９内にコンタクトホールを形
成するため、新たにマスクパターン４ａを形成し、異方
性エツチングして基板〕を露出させる（同図（ｂ）図示
）。エツチング終了後、マスクパターン４ａを除去し、
導電膜５を被着させる（同図（Ｃ）図示）。

〔発明が解決しようとする課題〕

従来の方法ではマスクパターンを２回形成しなければな
らないため、フォトレジスト材を２度塗布する（２度ホ
ト法）必要があり、工程に手間がかかっていた。また、
異方性エツチングを２度行って基板を露出させるためエ
ツチング部分に鋭角部分ができやすく、さらにコンタク
ト部の基板が露出してプラズマにさらされるといりた問
題があった。

本発明は上記の問題点を解決したず導体装置の製造方法
を捉供することを目的とする。

〔課題を解決するための手段〕

本発明に係る半導体装置の製造方法は、それぞれ材質の
異なる複数の絶縁膜を順次基板上に積層して層間絶縁膜
を形成する第１の工程と、コンタクトホール形成領域に
開口を有するマスクパターンを、前述の層間絶縁膜上に
形成する第２の工程と、その開口で露出した層間絶縁膜
を、基板直上に積層されている絶縁膜の所定の深さまで
異方性エツチングする第３の工程と、前述の基板直上の
絶縁膜に対してはエツチングレートが最も低く、その上
方に積層される絶縁膜に対しては順次エツチングレート
が高くなるエッチャントを用いて、前述の開口を介して
層間絶縁膜を等方エツチングし、基板を露出させる第４
の工程と、前述のマスクパターンを除去して導電膜を被
着させる第５の工程とを備えることを特徴とする。

〔作用〕

本発明によれば、エツチングレートの異なる複数の絶縁
膜を、エツチングされにくい絶縁膜からエツチングされ
やすい絶縁膜まで順次基板上に積層し、異方性エツチン
グした後等方性エツチングする。従って、ホール径の異
なる開口を層ごとに形成することかでき、基板表面もプ
ラズマにさらされることかない。

〔実施例〕

以下、添付図面を参照して本発明の詳細な説明する。

第１図は実施例に係る半導体装置の製造方法を示す工程
別の素子断面図である。まずＳｉなどの基板１上に、５
１３Ｎ４　（窒化硅素）を材料とする第１の絶縁膜２を
形成し、その上に、５１０２（酸化硅素）を材料とする
第２の絶縁膜３を積層して、層間絶縁膜を形成する（同
図（ａ）図示）。

これら５１３Ｎ４膜とＳ　Ｉ　Ｏ２膜は、後の等方性エ
ラ千ング工程で使用されるエッチャントに対してそれぞ
れのエツチングレートが異なり、第２の絶縁膜３である
Ｓ　ｉＯ２膜のほうがエツチングされやすい。この様に
エツチングレートの異なる膜質であれば、本実施例で用
いた材料に限らず、層間絶縁膜として使用可能である。

この様に積層された第２の絶縁膜３上にレジスト材を塗
布し、コンタクトホール形成領域に開口６を有するマス
クパターン４を形成する。

次に、形成されたマスクパターン４の開口６で露出した
層間絶縁膜を異方性エツチングする（第１図（ｂ）図示
）。このとき、Ｓｉ基板が露出するまではエツチングせ
ず、第１の絶縁膜２である５１３Ｎ４膜を、次の工程で
除去できる程度に残しておく。

次に、前述のマスクパターン４を介し、異方性エツチン
グされた部分をさらに等方性エツチングする。このとき
、第２の絶縁膜３はエツチングされやすいため、異方性
エツチングで既に形成されているホール径７をさらに広
げることができる（同図（Ｃ）図示）。一方、第１の絶
縁膜２はエツチングされにくいため、この第１の絶縁膜
２に既成のホール径７は広がりにくいが、異方性エツチ
ングで残された基板１上の膜を完全に除去することがで
きる。

次に、前述のマスクパターン４を除去し、導電膜５を被
着させる（第１図（ｄ）図示）。

上記の方法により、基板表面は、異方性エツチングの際
に直接プラズマにさらされる心配がない。

また、形成されたホール壁面には鋭角部分がなくなり、
コンタクト部のステップカバレッジが良好となる。

次に第２図に、本発明に係る第２の実施例の工程別素子
断面図を示す。基板１上に、エツチングレートが異なる
第１、第２及び第３の絶縁膜２．３、及び１０を積層し
、層間絶縁膜を形成する。

その後、ホール形成領域に開口６を有するマスクパター
ン４を前述の層間絶縁膜上に形成する。その後節１の絶
縁膜２の１／２〜１／３の深さまで異方性エツチングす
る（同図（ａ）図示）。

次に、前述のマスクパターン４を介して、さらに等方性
エツチングして基板を露出させる（同図（ｂ）図示）。

この場合、最上部に積層されている第３の絶縁膜１０が
最もエツチングされやすく、基板１上に積層されている
第１の絶縁膜２が最もエツチングされにくいため、層ご
とに径の異なるホールがエツチングされる。

この後マスク４を除去し導電膜５を被着させる。

上記の様な方法を用いることによって、形成されたホー
ル壁面はテーパ状となるため、フンタクト部のステップ
カバレッジが良好となる（第２図（Ｃ）図示）。さらに
第１の実施例同様、基板はエツチング時において直接プ
ラズマにさられることかない。

〔発明の効果〕

本発明の半導体製造方法によれば、マスクパターン形成
は１回ですむため工程が簡略化される。

また、異方性エツチング後に等方性エツチングすること
によりエツチング部分から鋭角部分がなくなりテーパ状
となるため、ステップカバレッジが上昇する。さらに、
基板かプラズマにさらされる心配がないため、基板はダ
メージを受けない。

【図面の簡単な説明】

第１図は本発明の実施例に係る半導体装置の製造方法の
工程図、第２図は本発明の実施例を応用した製造方法の
工程図、第３図は従来の方法の工程図である。 １　・基板、２・・第１の絶縁膜、３・・・第２の絶縁
膜、４・・マスクパターン、５・・・ｉ電Ｍ、６・・・
マスクパターン開口部、７・・・ホール径、１０・・・
第３の絶縁ＩＩＩ。

Claims (1)

1. 【特許請求の範囲】 　それぞれ材質の異なる複数の絶縁膜を、順次基板上に
   積層して層間絶縁膜を形成する第１の工程と、 コンタクトホール形成領域に開口を有するマスクパター
   ンを、前記層間絶縁膜上に形成する第２の工程と、 前記開口で露出した前記層間絶縁膜を、前記基板直上に
   積層されている前記絶縁膜の所定の深さまで異方性エッ
   チングする第３の工程と、 前記層間絶縁膜において前記基板直上の絶縁膜に対して
   はエッチングレートが最も低く、前記基板上方に積層さ
   れる絶縁膜に対してはエッチングレートが順次高くなる
   エッチャントを用いて、前記層間絶縁膜を前記開口を介
   して等方性エッチングし、基板を露出させる第４の工程
   と、 前記マスクパターンを除去し、導電膜を被着させる第５
   の工程とを備えることを特徴とする半導体装置の製造方
   法。