JPH0428229A - コンタクトホールの形成方法およびエッチング装置 - Google Patents

コンタクトホールの形成方法およびエッチング装置

Info

Publication number
JPH0428229A
JPH0428229A JP13299790A JP13299790A JPH0428229A JP H0428229 A JPH0428229 A JP H0428229A JP 13299790 A JP13299790 A JP 13299790A JP 13299790 A JP13299790 A JP 13299790A JP H0428229 A JPH0428229 A JP H0428229A
Authority
JP
Japan
Prior art keywords
contact hole
etching
wiring layer
conductive member
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13299790A
Other languages
English (en)
Inventor
Atsushi Hachisuga
敦司 蜂須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13299790A priority Critical patent/JPH0428229A/ja
Publication of JPH0428229A publication Critical patent/JPH0428229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、半導体装置に備えられる配線層同士を電気
的に接続するために、配線層間にある層間絶縁膜に設け
られるコンタクトホールの形成方法、およびこのコンタ
クトホール形成方法に用いるエツチング装置に関するも
のである。
[従来の技術] 半導体装置においては、下層の配線層と上層の配線層と
を電気的に接続するのに、配線層間にある層間絶縁膜に
コンタクトホールを設けることにより行なっている。半
導体装置の微細化にともない、コンタクトホールの開口
寸法は縮小される傾向にある。これに対し、層間絶縁膜
の厚さは、ピンホールの危険性などを考慮して、はぼ1
μ[n前後に固定されている。このため、コンタクトホ
ールのアスペクト比(コンタクトホールの深さ/コンタ
クトホールの開口寸法)は、増大せざるをえない。アス
ペクト比が高くなると、コンタクトホールの側壁に堆積
する配線層のステップカバレージが、不良となる。ステ
ップカバレージが不良となると、コンタクトホール内の
配線層に断線を生じることがある。
従来は、コンタクトホールにおけるステップカバレージ
を良好にするため、等方性エツチングと異方性エツチン
グとを組合わせて、コンタクトホールの形成を行なって
いた。この方法を、第6A図から第6D図を用いて説明
する。
第6A図に示すように、シリコン基板1の主表面の一部
には、拡散領域3が形成されている。シリコン基板1の
主表面全面」二には、層間絶縁膜であるシリコン酸化膜
5が形成されている。シリコン酸化膜5の全面上には、
レジストアが塗布されている。レジストアには、所定の
パターンニングが施されている。
第6B図に示すように、レジストアをマスクとして、シ
リコン酸化膜5に、HF等を用いて等方性エツチングを
し、コンタクトホールを形成する。
このコンタクトホールを、等方性エツチングで形成した
コンタクトホール9aと呼ぶ。等方性エツチングを、途
中で止める。
第6C図に示すように、レジストアをマスクとして、シ
リコン酸化膜5に、CHF、ガスを主原料ガスとした異
方性エツチングを行ない、コンタクトホールを形成する
。この異方性エツチングより、拡散領域3が露出する。
この異方性エツチングで形成したコンタクトホールを、
異方性エツチングで形成したコンタクトホール9bと呼
ぶ。等方性エツチングで形成したコンタクトホール9a
と異方性エツチングで形成したコンタクトホール9bと
をあわせて、コンタクトホール9と呼ぶ。
シリコン酸化膜5上から、レジストアを除去する。
第6D図に示すように、シリコン酸化膜5上に、スパッ
タリングを用いて、アルミニウム配線層11を形成する
。アルミニウム配線層11と拡散領域3とは、コンタク
トホール9の側壁に堆積したアルミニウムによって、電
気的に接続される。
このコンタクトホール形成方法においては、エツチング
の前半を等方性エツチングにすることにより、コンタク
トホール9の側壁におけるアルミニウム配線層]1のス
テップカバレージを良好にしようとしている。
[発明が解決しようとする課題] 第6D図に示すように、コンタクトホール9の側壁にお
けるアルミニウム配線層11のステップカバレージを良
好にするためには、等方性エツチングで形成したコンタ
クトホール9aの深さdをできるだけ深くする必要があ
る。しかし、等方性エツチングは幅方向にもエツチング
が進行するので、d を大きくすると、等方性エツチン
グで形成したコンタクトホール9aの幅Wの値も太きく
なる。半導体装置の微細化の要請により、Wの値は、あ
まり大きくすることができない。半導体装置の微細化の
要請によりWの値も徐々に小さくなる傾向にあるので、
異方性エツチングで形成したコンタクトホール9bの深
さd2の値が、増大する傾向にある。
d2の値が増大すると、異方性エツチングで形成したコ
ンタクトホール9bの側壁に形成されるアルミニウム配
線層1]のステップカバレージが不良となり、第6D図
に示すように、断線を生じることかある。
特に、スパッタリングで形成した膜は、CVDで形成し
た膜よりもステップカバレージが悪い。
アルミニウム配線層は、スパッタリングで形成する。上
層の配線層と下層の配線層とのコンタクトを、アルミニ
ウムで取るときは、断線が発生しゃすくなる。
この発明は、このような従来の問題を解決するためにな
されたものである。この発明の目的は、コンタクトホー
ルの側壁に形成する配線層のステップカバレージを良好
にすることができる、コンタクトホールの形成方法を提
供することである。
この発明の他の目的は、コンタクトホールの側壁に形成
する配線層のステップカバレージを良好にすることがで
きるコンタクトホールの形成方法に用いる装置を提供す
ることである。
[課題を解決するための手段] 半導体装置は、第1の導電性部材と、第1の導電性部材
の上に形成された絶縁層と、絶縁層の上に形成された第
2の導電性部材と、を備えた構造をしている。コンタク
トホールは、第1の導電層と第2の導電層とを電気的に
接続するために、絶縁層に形成する。この発明にしたが
ったコンタクトホールの形成方法は、等方性エツチング
と異方性エツチングとを交互に繰返して行なうことによ
り、コンタクトホールの形状を調整したことを特徴とし
ている。
この発明にしたがったエツチング装置は、等方性エツチ
ングおよび異方性エツチングを行なうことができること
を特徴としている。
[作用コ この発明にしたがったコンタクトホールの形成方法は、
等方性エツチングと異方性エツチングとを交互に繰返し
て行なうことにより、コンタクトホールの形状を調整し
ている。したがって、コンタクトホールの側壁に形成す
る配線層のステップカバレージを良好にすることができ
る。
等方性エツチングの時間の総和を、異方性エツチングの
時間の総和より大きくすると、コンタクトホールの側壁
の角度を緩やかにすることができる。異方性エツチング
の時間の総和を、等方性エツチングの時間の総和より大
きくすると、コンタクトホールの側壁の角度が急になる
。この点を考慮して、コンタクトホールを形成する必要
がある。
この発明にしたがったエツチング装置は、等方性エツチ
ングおよび異方性エツチングを行なうことができる。こ
の発明にしたがったコンタクトホールの形成方法を用い
てコンタクトホールを形成する場合、コンタクトホール
形成工程のスループットを向上させることが可能となる
[実施例] この発明にしたがったコンタクトホールの形成方法の一
実施例を、第5A図から第5F図を用いて説明する。
第5A図に示すように、シリコン基板21の主表面の一
部に、拡散領域23を形成した。シリコン基板21の主
表面の全面に、CVD法を用いて、層間絶縁膜であるシ
リコン酸化膜25を形成した。
シリコン酸化膜25の全面上に、レジスト27を塗布し
た。レジスト27に、所定のパターンニングを施した。
レジスト27をマスクとして、シリコン酸化膜25にエ
ツチングを施し、コンタクトホール29aを形成した。
このエツチングは、■F等を用いる等方性エツチングで
ある。
第5B図に示すように、レジスト27をマスクとして、
シリコン酸化膜25にエツチングを施し、コンタクトホ
ール29bを形成した。このエツチングは、CHF3ガ
スを主原料ガスとした異方性エツチングである。
第5C図に示すように、レジスト27をマスクにして、
シリコン酸化膜25にエツチングを施し、コンタクトホ
ール29cを形成した。このエツチングは、等方性エツ
チングである。
第5D図に示すように、レジスト27をマスクにして、
シリコン酸化膜25にエツチングを施し、コンタクトホ
ール29dを形成した。このエツチングは、異方性エツ
チングである。
第5E図に示すように、レジスト27をマスクにして、
シリコン酸化膜25にエツチングを施し、コンタクトホ
ール29eを形成した。このエツチングは等方性エツチ
ングである。
第5F図に示すように、レジスト27をマスクにして、
シリコン酸化膜25にエツチングを施し、コンタクトホ
ール29fを形成し、拡散領域23を露出させた。
等方性エツチングと異方性エツチングとを交互に繰返し
て行なう回数を増やすと、コンタクトホール29の形状
は、第2図に示すように、抽鉢型になった。レジスト2
7を除去し、第1図に示すように、シリコン酸化膜25
の上に、スパッタリングを用いて、アルミニウム配線層
31を形成した。コンタクトホール29の形状が抽鉢型
なので、コンタクトホール29の側壁に形成するアルミ
ニラム配線層3]のステップカバレージが良好となった
スパッタリングで形成した膜は、ステップカバレージが
良好ではない。コンタクトホールの側壁に、スパッタリ
ングを用いて、配線層を形成する場合、この発明は特に
有効となる。スパッタリングを用いて形成する配線層と
しては、A1の他、WSi、MoSiなどがある。
第1図に示すように、この発明においては、アルミニウ
ム配線層31とシリコン基板21に形成された拡散領域
23とを、電気的に接続するためのコンタクトホールに
ついて説明している。しかしながら、この発明において
はこれに限定されるわけではなく、アルミニウム配線層
同士を電気的に接続するために、アルミニウム配線層間
にある層間絶縁膜に形成するコンタクトホールてあって
もよい。
この発明にしたがったエツチング装置の一実施例を説明
する。第3図は、この発明にしたがったエツチング装置
の一実施例の概略図である。このエツチング装置は、チ
ャンバ41とチャンバ43とを備えている。チャンバ4
1とチャンバ4Bとは、側壁45を共有している。側壁
45には、扉47が取イ」けられている。
チャンバ43の下部には、サセプタ51が設けられてい
る。チャンバ43には、ガス導入管61とガス排出管6
3とが設けられている。チャンバ43では、等方性エツ
チングを行なう。等方性エツチング用のガス(たとえば
、HF)は、ガス導入管61から、チャンバ43内に導
入される。チャンバ43内のガスは、ガス排出管63か
ら、外部に排出される。
チャンバ41の下部には、サセプタ49が取付けられて
いる。サセプタ49は、下部電極も兼ねている。サセプ
タ49には、高周波電源55が接続されており、高周波
電源55は、接地されている。チャンバ41の上部には
、上部電極53が取付けられている。上部電極5Bは、
接地されている。チャンバ41には、ガス導入管57と
ガス排出管59とが取付けられている。チャンバ41内
では、異方性エツチングを行なう。異方性エツチングに
用いるガス(たとえば、CHF3ガス)は、ガス導入管
57からチャンバ41内に導入される。
チャンバ4]内のガスは、ガス排出管5つから外部に排
出される。サセプタ49上には、ウェハ65が載置され
ている。ウェハ65を、チャンバ43内に移すときは、
扉47を開けることにより行なう。
第4図は、この発明にしたがったエツチング装置の他の
実施例の概略図である。チャンバ71の下部には、サセ
プタ73が取付けられている。サセプタ73は下部電極
も兼ねている。サセプタ73は、高周波電源83と接続
しており、高周波電源83は接地されている。サセプタ
73の上には、ウェハ85が載置されている。
チャンパフ1上部には、上部電極75が取付けられてい
る。上部電極75は接地されている。チャンバ71の一
方の側壁には、ガス導入管77.79が取付けられてい
る。等方性エツチングを行なう際に用いるガスは、ガス
導入管77からチャンバ71内に導入される。異方性エ
ツチングを行なう際に用いるガスは、ガス導入管79か
らチャンバ7]内に導入される。チャンバ71内のガス
は、ガス排出管81から外部に排出される。この実施例
においては、チャンバ71内で、等方性エツチングおよ
び異方性エツチングを行なう。したがって、第3図に示
す実施例に比べ、コンタクトホール形成工程におけるス
ループットをさらに向上させることができる。
[効果コ この発明にしたがったコンタクトホール形成方法は、等
方性エツチングと異方性エツチングとを交互に繰返して
行なうことにより、コンタクトホールの形状を調整して
いる。このため、コンタクトホールの側壁に形成する配
線層のステップカバレージを良好にでき、半導体装置の
信頼性を向」二させることができる。
この発明にしたがったエツチング装置は、等方性エツチ
ングおよび異方性エツチングを行なうことができる。し
たがって、この発明にしたがったコンタクトホール形成
方法を用いてコンタクトホールを形成する場合、コンタ
クトホール形成工程のスループットを向上させることが
可能となる。
【図面の簡単な説明】
第1図は、この発明にしたがったコンタクトホール形成
方法の一実施例を用いて形成されたコンタクトホールに
、アルミニウム配線層を形成した状態を示す図である。 第2図は、この発明にしたがったコンタクトホル形成方
法の一実施例を用いて形成されたコンタクトホールを示
す図である。 第3図は、この発明にしたがったエツチング装置の一実
施例の概略図である。 第4図は、この発明にしたがったエツチング装置の他の
実施例の概略図である。 第5A図から第5F図は、この発明にしたがったコンタ
クトホール形成方法の一実施例を用いて、コンタクトホ
ールを形成する工程を順に示す工程図である。 第6A図から第6D図は、従来のコンタクトホ−ル形成
方法を用いて、コンタクトホールを形成する工程を順に
示す工程図である。 図において、23は拡散領域、25はシリコン酸化膜、
29はコンタクトホール、31はアルミニウム配線層を
示す。

Claims (2)

    【特許請求の範囲】
  1. (1)第1の導電性部材と、前記第1の導電性部材の上
    に形成された絶縁層と、前記絶縁層の上に形成された第
    2の導電性部材と、を備えた構造をした半導体装置であ
    って、 前記第1の導電性部材と前記第2の導電性部材とを電気
    的に接続するために、前記絶縁層に形成されるコンタク
    トホールの形成方法において、等方性エッチングと異方
    性エッチングとを交互に繰返して行なうことにより、前
    記コンタクトホールの形状を調整したことを特徴とする
    、コンタクトホールの形成方法。
  2. (2)第1の導電性部材と、前記第1の導電性部材の上
    に形成された絶縁層と、前記絶縁層の上に形成され、前
    記絶縁層に設けられたコンタクトホールを介して、前記
    第1の導電性部材と電気的に接続している第2の導電性
    部材と、を備えた半導体装置の前記コンタクトホールを
    形成するために用いるエッチング装置において、 等方性エッチングおよび異方性エッチングを行なうこと
    ができることを特徴とする、エッチング装置。
JP13299790A 1990-05-23 1990-05-23 コンタクトホールの形成方法およびエッチング装置 Pending JPH0428229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13299790A JPH0428229A (ja) 1990-05-23 1990-05-23 コンタクトホールの形成方法およびエッチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13299790A JPH0428229A (ja) 1990-05-23 1990-05-23 コンタクトホールの形成方法およびエッチング装置

Publications (1)

Publication Number Publication Date
JPH0428229A true JPH0428229A (ja) 1992-01-30

Family

ID=15094374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13299790A Pending JPH0428229A (ja) 1990-05-23 1990-05-23 コンタクトホールの形成方法およびエッチング装置

Country Status (1)

Country Link
JP (1) JPH0428229A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242434B1 (ko) * 1992-06-27 2000-03-02 윤종용 반도체 장치의 콘택 형성방법
DE10318568A1 (de) * 2003-04-15 2004-11-25 Technische Universität Dresden Siliziumsubstrat mit positiven Ätzprofilen mit definiertem Böschungswinkel und Verfahren zur Herstellung
KR100964017B1 (ko) * 2007-12-13 2010-06-15 지에스나노텍 주식회사 전극의 표면적 및 전극과 전해질의 접촉면적을 증가시킨박막형 전지 및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242434B1 (ko) * 1992-06-27 2000-03-02 윤종용 반도체 장치의 콘택 형성방법
DE10318568A1 (de) * 2003-04-15 2004-11-25 Technische Universität Dresden Siliziumsubstrat mit positiven Ätzprofilen mit definiertem Böschungswinkel und Verfahren zur Herstellung
US7498266B2 (en) 2003-04-15 2009-03-03 Technische Universitát Dresden Method for structuring of silicon substrates for microsystem technological device elements and associated silicon substrate
KR100964017B1 (ko) * 2007-12-13 2010-06-15 지에스나노텍 주식회사 전극의 표면적 및 전극과 전해질의 접촉면적을 증가시킨박막형 전지 및 그의 제조방법

Similar Documents

Publication Publication Date Title
EP0496614A1 (en) Method for forming contact hole in process of manufacturing semiconductor device
JP4057083B2 (ja) 半導体集積回路の製造方法
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US5169801A (en) Method for fabricating a semiconductor device
JPH04229625A (ja) 半導体装置の製造方法
JPH063804B2 (ja) 半導体装置製造方法
US5767019A (en) Method for forming a fine contact hole in a semiconductor device
TW409357B (en) Method for manufacturing semiconductor device
JPH0428229A (ja) コンタクトホールの形成方法およびエッチング装置
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
US5940730A (en) Method of forming a contact hole of a semiconductor device
JPH098131A (ja) 半導体装置の製造方法
KR100228272B1 (ko) 반도체 장치의 콘택 형성방법 및 그 구조
JPH09260485A (ja) 半導体装置の製造方法
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
CN117976614A (zh) 半导体器件的形成方法
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH08330251A (ja) 半導体装置の製造方法
KR100315457B1 (ko) 반도체 소자의 제조 방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
JPH11168142A (ja) 半導体装置におけるビアホールの形成方法
JPH03239348A (ja) 半導体装置及びその製造方法
JPH07211714A (ja) 半導体装置の製造方法
JPH08288383A (ja) 半導体素子の多層配線の形成方法