KR20000048483A - 마이크로기계에 사용되는 반도체기판 표면을 형성하는 다중 ｌｏｃｏｓ 공정방법 - Google Patents
마이크로기계에 사용되는 반도체기판 표면을 형성하는 다중 ｌｏｃｏｓ 공정방법 Download PDFInfo
- Publication number
- KR20000048483A KR20000048483A KR1019990702359A KR19997002359A KR20000048483A KR 20000048483 A KR20000048483 A KR 20000048483A KR 1019990702359 A KR1019990702359 A KR 1019990702359A KR 19997002359 A KR19997002359 A KR 19997002359A KR 20000048483 A KR20000048483 A KR 20000048483A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- oxide
- mask layer
- layer
- forming
- Prior art date
Links
- 230000003647 oxidation Effects 0.000 title abstract description 11
- 238000007254 oxidation reaction Methods 0.000 title abstract description 11
- 238000005459 micromachining Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 83
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 65
- 230000012010 growth Effects 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 238000000926 separation method Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 81
- 239000000377 silicon dioxide Substances 0.000 claims description 40
- 235000012239 silicon dioxide Nutrition 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims 6
- 238000006243 chemical reaction Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000004927 fusion Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00492—Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
다중 LOCOS(local oxidation) 공정방법은 서로 수직으로 분리부되는 일련의 평면 영역을 형성하기 위해 기판의 표면을 형성하고, 하나의 예시적인 공정단계에서는 각각의 LOCOS 작동을 위해 하드마스크층을 형성하며, 또다른 예시적은 공정방법에서는 질화 규소 마스크층을 형성하고 반복적으로 그 마스크층의 패턴을 변경하는 단계를 포함하며, 각각의 패턴에서의 변경은 형성될 평면 영역에 대응하고; 각각의 변경후에 산화물은 마스크층을 통해 개구부내에서 성장되며, 산화물의 성장은 기판의 일부분을 소모하고, 패턴에 대응하는 평면 레벨과 다음으로 더 높은 평면 레벨 사이에 수직적인 분리부를 제공하며, 일단 마스크 패턴에 의해 노출된 기판 영역은 연속적인 LOCOS 작동이 레벨들 사이에 먼저 설치된 분리부를 유지하도록 노출되게 유지될 수 있고, 하드마스크층은 반복되는 LOCOS 작동동안 질화 규소층이 산화물로 화학변화되는 것을 막는 다규소층을 포함할 수 있는 것을 특징으로 한다.
Description
LOCOS(local oxidation) 공정은 필드산화물층(field oxide)으로 알려진 두꺼운(일반적으로 5000Å 내지 10,000Å) 산화물 절연영역을 형성하기 위한 것으로 잘 알려져있다. 일반적인 LOCOS 공정에서, 규소기판의 표면에 형성된 질화규소층은 기판 부분들을 노출시키는 개구부를 형성하기 위해 패터닝된다. 그리고, 기판은 개구부내에 필드산화물층을 성장시키기 위해 산소가 존재하는 상태에서 가열된다. 질화물층은 제거되고, 트랜지스터와 같은 종래의 IC소자는 필드산화물층에 의해 서로 떨어져 있는 기판내, 그리고 기판위에 형성된다.
기계적인 구성요소를 갖는 압력 센서 및 진동가속도계와 같은 마이크로기계는 규소기판상에서 종래의 회로소자와 집적될 수 있다. 그러한 마이크로기계를 형성하는 단계에서는 종종 함몰(depression) 및/또는 공동(cavity)을 형성하기 위해 표면을 기판까지 형성하는 단계를 요구한다. 함몰 및 공동을 형성하는 일부 방법은 예를 들어 칼륨 수산화물(KOH) 등방성 규소 에칭 또는 건식 플라즈마 에칭법으로 규소기판을 에칭하지만, 이러한 공정들은 일반적으로 잔여물을 남겨두어, 표면을 거칠게 하거나, 또는 표면이 활성 IC소자 또는 융합에 적절하지 않게 만들게 된다. 따라서, 평탄하고 결함이 없는 표면을 형성하는 방법이 요구된다.
본 발명은 반도체장치 제조방법에 관한 것으로, 특히 집적된 마이크로기계 센서의 제작을 위해 반도체 기판의 표면을 형성하는 공정에 관한 것이다.
도 1은 본 발명의 한 실시예에 따른 마이크로기계 센서의 단면도,
도 2A 내지 도 2I는 다중 마스크 및 LOCOS 작동을 이용하여 기판의 표면을 형성하는 공정을 하는 동안의 반도체 기판의 단면도,
도 3A 내지 도 3C는 하나의 마스크 및 다중 LOCOS 작동을 이용하여 기판의 표면을 형성하는 공정을 하는 동안의 반도체 기판의 단면도, 및
도 4A 및 도 4B는 하나 또는 그 이상의 LOCOS 작동에서 소모되는 다규소층을 초기에 포함하는 하드마스크의 단면도이다.
다른 도면에서 동일한 참조부호를 이용하는 것은 유사하거나 동일한 구성요소를 나타내는 것이다.
본 발명에 따르면, LOCOS 공정은 기판의 표면을 형성한다. LOCOS 공정은 기판의 표면상에 마스크층을 형성하고, 기판내 함몰이 요구되는 마스크층내에 개구부를 형성하기 위해 마스크층을 패터닝하며, 마스크층에 의해 노출된 기판의 일부를 소모하는 공정으로 산화물 영역을 형성한다. 산화물 영역이 형성되고 제거된 후, 산화물 영역이 형성되었던 영역에 함몰이 남아있게 된다. 함몰면은 평탄하고, 비교적 결함이 없으며, IC 또는 마이크로기계 센서를 위한 활성영역의 형성에 적당하다.
본 발명의 하나의 실시예에 따르면, 다중 LOCOS 공정은 하나의 기판상에 한 세트의 레벨을 형성한다. 각각의 LOCOS 공정은 레벨과 관련된 패턴을 갖는 마스크를 이용한다. 예를 들어, 제 1 마스크 패턴은 가장 낮은 표면 레벨과 관련된 기판 영역을 노출시킨다. 이산화규소는 제 1 마스크에 의해 노출된 영역에서 성장하고, 상기 마스크 및 성장된 이산화규소는 기판내에 함몰을 남겨두도록 제거된다. 제 2 마스크는 먼저 형성된 함몰과 관련된 기판의 영역 및 다음의 더 높은 레벨과 관련된 기판 영역을 노출시키도록 형성되고 패터닝될 수 있다. 이산화규소는 제 2 마스크에 의해 노출된 영역에서 성장하고, 제 2 마스크 및 성장된 이산화규소를 제거하는 것은 적어도 두 개의 다른 깊이에 함몰을 남겨두게 된다. LOCOS 공정은 여러 다른 레벨을 형성하기 위해 반복될 수 있다. 제 1 마스크 패턴에 의해 노출된 모든 영역이 제 2 마스크 패턴에 의해서도 노출되는 두 개의 마스크 패턴을 이용하는 단계에서는 제 1 및 제 2 마스크에 의해 노출된 영역내 저평면, 제 2 마스크에 의해서만 먼저 노출된 영역내 중간평면, 및 양쪽 마스크 모두에 의해 덮여진 영역내 고평면을 형성한다.
본 발명의 다른 측면에 따르면, 하나의 마스크층이 형성되고 여러번 패터닝된다. 마스크층을 위한 제 1 패턴은 기판의 첫번째 또는 가장 낮은 레벨의 면이 요구되는 개구부를 갖는다. 제 1 패턴을 위해 형성된 마스크층을 통해 개구부내에 산화물을 성장시키는 단계에서는 가장 낮은 레벨의 기판면이 요구되는 기판 부분을 소모한다. 마스크층을 위한 제 2 패턴은 제 1 패턴을 위한 마스크층을 통해 형성된 개구부를 확장시키거나, 또는 마스크층을 통해 새로운 개구부를 형성한다. 제 2 패턴에 의해 노출되지만 제 1 패턴에 의해서는 노출되지 않는 기판의 추가 영역은 제 2 레벨의 기판면을 한정한다. 마스크층을 위한 제 2 패턴을 형성한 후 산화물을 성장시키는 단계에서는 가장 낮은 레벨 및 제 2 레벨의 양쪽 영역내 기판을 좀더 소모한다. 마스크층을 패터닝하고 산화물을 성장시키는 공정은 요구된 수의 표면 레벨이 생성될 때까지 반복될 수 있다.
일반적인 응용에서, 마스크층은 질화 규소로 이루어진다. 질화 규소는 산화물이 성장하는 동안 부분적으로 이산화규소로 화학변화된다. 따라서, 질화 규소층의 두께는 질화 규소층이 사용되는 마스크 패턴(또는 LOCOS 공정)의 수에 따라 조정될 수 있다. 대신, 질화 규소층이 매우 두껍게 형성되는 것을 피하기 위해, 마스크층은 초기에 질화 규소층상에 배치된 한 층의 다규소를 포함할 수 있다. 산화물 성장은 LOCOS 공정동안 다규소층을 소모시키지만, 다규소는 질화 규소가 소모되는 것을 방지한다. 다규소층의 두께는 다규소가 전체적으로 이산화규소로 화학변화될 수 있을 정도로 선택될 수 있다. 기판으로부터 성장된 이산화규소를 제거하는 동일한 에칭이 또한 마스크층내 다규소로부터 형성된 이산화규소를 제거한다.
본 발명에 따른 하나의 공정에서, 한 패턴의 마스크층을 위한 산화물 성장은 다음 패턴을 위한 산화물을 성장시키기전에 제거되고, 각각의 패턴으로 성장된 산화물의 두께는 하나의 패턴에 의해 한정된 레벨과 다음 패턴에 의해 한정된 레벨사이의 수직적인 분리부를 결정한다. 대안적인 공정에서, 산화물 성장은 일련의 패턴을 위해 다중 성장 단계에서 누적된다.
본 발명의 한 측면에 따르면, 기판의 표면은 LOCOS(local oxidation) 공정을 이용하여 형성된다. LOCOS 공정은 활성 IC 소자의 형성 및 융합에 적당한 평탄한 결함없는 표면을 만든다. 본 발명에 따른 한 공정에서는 셋 또는 그 이상의 평면 레벨을 제공하기 위해 규소기판을 형성한다. 상기 공정에서는 다중 산화물 성장 단계를 위해 여러개로 패터닝된 하나의 질화 마스크층을 이용한다. 질화층을 위한 제 1 패턴은 기판면의 가장 낮은 레벨이 될 기판에 걸쳐 하나 또는 그 이상의 개구부를 갖는다. 산화물은 개구부내에서 성장하고, 규소기판내에 함몰을 남겨두도록 제거된다. 질화 규소 마스크층을 통하는 개구부는 다음의 산화물 성장을 위해 추가되거나 확장될 수 있다. 산화물의 성장 및 제거는 먼저 형성된 함몰은 더 깊게 만들고, 개구부가 추가되거나 확장되는 경우에는 새로운 더 좁은 함몰을 형성한다. 추가되거나 확장된 개구부 부분은 다음의 더 높은 레벨의 기판면을 한정한다. 연속적인 마스크층의 패터닝 및 산화물의 성장 및 제거는 일련의 표면 레벨을 형성한다.
도 1은 규소 기판(110)내, 그리고 그 위에 형성된 센서(100)를 나타내고 있다. 규소기판(110)의 표면은 세 개의 평면 레벨-유연성 구조체(150)가 융합되는 고평면(116), 유연성 구조체(150)에 의해 영향을 받는 활성 영역이 형성되는 중간평면(114), 및 종래의 IC 소자가 형성되는 저평면(112)을 포함한다. 본 명세서에서 참조에 의해 전체적으로 구체화된 번호미지의 특허 "Semiconductor Sensor with a Fusion Bonded Flexible Structure"에서는 센서(100)와 유사한 센서들을 설명하고, 그러한 센서들을 형성하기 위해 요구되는 융합과 같은 공정을 실시한다.
고평면(116)과 저평면(112) 사이의 수직적인 분리부(S1)는 센서(100)를 제조하는 동안 매우 중요하다. 특히, 고평면(116)은 융합에 유효한 가장 높은 면이 되어야 하고, 융합에 앞서 기판(110)상에 설치된 모든 회로소자는 고평면(116)의 레벨 아래에 놓여있어야 한다. 또한, 유연성 구조체(150)의 연약한 부분에 손상을 입히지 않기 위해, 900℃ 이상의 대기 온도를 요구하는 반도체 제조 단계는 융합 공정전에 완료되어야 한다. 이러한 목적을 성취하기 위해, 수직적인 분리부(S1)는 고온 공정에 의해 저평면(112)내, 그리고 그 위에 형성된 다규소 영역(130,132) 및 필드산화물층(120)과 같은 구조체의 두께를 조정해야 한다. 일반적인 응용에서, 필드산화물층(120)은 8500Å의 두께가 되어야 하고, 저평면(112)위로 4500Å 연장된다. 일반적인 응용에서의 다규소층은 5000Å 두께일 수 있고, 트랜지스터를 위한 상호연결 영역(132)과 게이트 영역(130), 및 저평면(112)에 형성된 다른 활성 회로를 형성할 수 있다. 상호 연결부(영역(132))가 필드산화물층(120)과 중첩될 수 있기 때문에, 저평면(112)과 고평면(116) 사이의 분리부(S1)는 필드산화물층(120)과 상호연결 영역(132)의 결합된 높이보다 더 높아야 한다. 따라서, 일반적인 분리부(S1)는 1㎜정도의 크기가 된다.
고평면(116)과 중간평면(114) 사이의 수직적인 분리부(S2)는 센서(100)의 작동에 중요하다. 분리부(S2)는 공동(140)의 크기 및 중간평면(114)에 형성된 활성 영역과 유연성 구조체(150) 사이의 거리를 한정한다. 분리부(S2)는 마이크로기계 센서(100)의 성능을 최적화하도록 선택되어야 한다. 특히, 분리부(S2)는 유연성 구조체(150)의 최대 연장을 공동(140)까지 조정해야 하고, 유연성 구조체(150)로부터의 최적 거리에서 공동(140)의 바닥에 형성된 활성 영역을 위치시켜야 한다. 일반적인 센서에서, 분리부(S2)는 약 2400Å가 된다.
도 2A 내지 도 2I는 규소기판(110)의 표면을 형성하고, 활성 회로소자의 절연을 위한 필드산화물층 영역(120)을 형성하는 공정을 설명하고 있다. 도 2A는 잇따른 산화 공정으로부터 기판(110)의 표면의 덮여진 부분을 보호할 정도로 충분히 두꺼운 질화 규소 마스크층(230)의 형성 및 패터닝 후의 기판(110)을 나타내고 있다. 질화 규소층(230)은 일반적으로 약 100Å 내지 500Å 두께인 패드 산화층(220)상에 약 1000Å 내지 3000Å의 두께까지 LPCVD(low pressure chemical vapor deposition) 또는 PECVD(plasma enhanced chemical vapor deposition)을 이용하여 침적될 수 있다. 패드 산화층(220)은 질화 규소층(230)을 패터닝하는 에칭 공정으로부터 기판(110)을 보호하고, 질화 규소층(230) 및 규소 기판(110)의 인터페이스에서의 압력을 감소시킨다. 질화 규소 마스크층(230)은 규소 기판(110)의 영역(212)에 걸쳐 질화 규소층(230)을 통해 개구부(232)를 형성하기 위해 포토레지스트 및 종래의 사진석판기법을 이용하여 마스크하고 에칭하는 것에 의해 패터닝된다. 영역(212)은 일단 기판(110)의 윤곽이 완성되면 기판(110)의 표면의 가장 낮은 레벨이 존재하게 될 영역이 된다.
포토레지스트 제거 및 클리닝 단계후에, 기판(110)은 개구부(232)내에 두께(t1)까지 산화물 영역(222)을 성장시키기 위해 대기압에서 산소, 습식 산소, 또는 산소-수소 혼합이 존재하는 가운데 약 1000℃ 내지 1200℃까지 가열된다. 온도, 압력, 대기, 및 산화물 성장의 지속시간은 요구된 두께(t1)를 제공하도록 조정된다. 예를 들어, 만일 두께(t1)가 17,000Å인 경우, 하나의 대기압에서 산소 및 수소의 존재하에 약 1150℃의 온도가 약 30,000초동안 적용될 수 있다. 잘 알려진 바와 같이, 이산화규소의 성장 단계에서는 이산화규소 영역(222)의 두께(t1)의 약 0.45배 깊이까지 규소를 소모한다. 이산화규소 영역(222)의 성장은 또한 질화 규소층(230) 아래로 연장된다. 따라서, 개구부(232)의 경계는 영역(212)의 요구된 경계로부터 (산화물 두께의 약 85%씩) 오프셋된다.
도 2C는 질화 규소층(230), 이산화규소 영역(222), 및 패드 산화층(220)의 제거후의 기판(110)을 나타낸다. 질화 규소층(230)은 이산화 규소에 선택적인 온도가 높은 인산 또는 건식 플라즈마 에칭을 이용하여 벗겨질 수 있다. 그리고, 이산화규소 영역(222) 및 패드층(220)은 규소에 선택적인 불화수소산 또는 완충된 산화물 에칭을 이용하여 제거될 수 있다. 질화 규소 및 산화물은 또한 규소에 선택적인 농축된 불화수소산에서 동시에 제거될 수 있다. 도 2C에 도시된 지점에서의 규소기판(110)은 영역(212)에서의 두께(t1)의 약 0.45배 깊이의 함몰을 갖는다. 예시적인 실시예에서, 두께(t1)는 17,000Å이고, 함몰은 약 7600Å 깊이가 된다.
도 2D에 도시된 바와 같은 패드 산화층(240) 및 질화 규소층(250)은 제 2 LOCOS 작동을 위한 제 2 마스크의 형성을 위해서 기판(110)상에 형성된다. 종래의 마스크 및 에칭 공정에서는 기판(110)의 영역(212,214)에서 도 2E에 도시된 바와 같이 개구부(252,254)를 형성하기 위해 질화 규소층(250)을 패터닝한다. 개구부(254)는 저평면(112)으로부터 다음으로 더 높은 레벨인 중간평면(114)의 경계를 제어한다. 개구부(252)는 기판(110)내에 먼저 형성된 함몰을 노출시킨다. 기판(110)은 다시 도 2F에 도시된 바와 같은 각각의 개구부(252,254)에서 이산화규소 영역(242,244)을 성장시키기 위해 산소가 존재하는 가운데 고온에 종속된다. 산화물 성장을 위해 사용된 압력, 온도, 및 시간은 영역(242,244)의 두께(t2)를 제어하고, "t2" 두께의 약 0.45배의 깊이까지 규소 기판(110)의 일부를 소모시킨다.
도 2G는 질화 규소층(250) 및 이산화 규소 영역(242,244)의 제거후의 기판(110)을 나타내고 있다. 양쪽의 LOCOS 작동동안 덮혀져있던 기판(110)의 일부는 대략 기판(110)의 원래 표면의 레벨에 있게 되고, 고평면(116)을 형성한다. 이산화규소 영역(244)의 제거는 분리부(S2)에 의해 고평면(116)으로부터 수직으로 오프셋되는 중간평면(114)을 형성한다. 분리부(S2)는 이산화규소 영역(244)에서 형성하는 단계에서 소비되는 규소의 양에 종속되고, 두께(t2)의 약 0.45배가 된다. 예시적인 실시예에서, 두께(t2)는 약 5300Å이 되고, 중간평면(114)은 고평면(116)으로부터 약 2400Å 오프셋된다. 산화물 영역(242)의 형성 및 제거는 영역(212)에 미리 형성된 함몰의 깊이를 증가시킨다. 저평면(112)은 이산화규소 영역(242)의 제거에 의해 깊이 파여진 함몰의 바닥이 된다. 고평면(116)에서 저평면(112)까지의 수직적인 분리부(S1)는 이산화규소 영역(222,242)을 형성하는 단계에서 소비되는 규소의 전체 두께에 종속된다. 영역(242)의 형성 및 제거는 두께(t1)와 두께(t2)의 합의 0.45배의 전체 깊이에서 산화물 영역(242)의 두께의 약 45%씩 영역(212)내 함몰의 깊이를 증가시킨다. 예시적인 실시예에서, 두께(t1)가 약 17,000Å이고 두께(t2)가 약 5300Å이 되는 경우, 저평면(112)은 고평면(116)으로부터 약 1㎜ 오프셋된다.
본 발명의 한 측면에 따르면, 산화물 영역의 두께(t1,t2)는 기판(110)의 표면상의 평면 레벨 사이에서 요구되는 수직적인 분리부에 따라 선택된다. 특히, 두께(t1)는 기판(110)의 소모로부터 발생되는 산화물 영역(242)의 두께의 부분(0.45)으로 나눠지는 중간평면(114)과 저평면(112) 사이에서 요구된 분리부(S1-S2)가 된다. 두께(t2)는 기판(110)의 소모로부터 발생되는 산화물 영역(244)의 두께의 부분(0.45)으로 나눠지는 중간평면(114)과 고평면(116) 사이에서 요구된 분리부(S2)가 된다. 질화 규소층을 형성하고 패터닝하는 단계, 질화 규소층을 통해 개구부에 의해 노출된 규소를 산화시키는 단계, 및 형성된 산화물 영역을 제거하는 단계는 기판(110)의 표면상에 셋, 넷, 또는 그 이상의 다른 평면레벨을 생성하기 위해 둘, 셋, 또는 그 이상으로 반복될 수 있다. 만일 각각의 마스크가 먼저 형성된 함몰을 노출시키는 경우, 산화물 영역의 형성 및 제거는 모든 노출된 영역내 함몰의 깊이가 동일한 양만큼씩 증가되기 때문에 레벨들 사이에 앞서 수직적인 분리부를 보존한다. 요구된 형상이 기판(110)의 표면상에 형성된 후, 종래의 공정에서는 절연벽(도시되지 않음)과 필드산화물층 영역을 형성할 수 있다. 도 2H와 도 2I는 필드산화물층 영역(120)을 형성하는 LOCOS 공정을 설명하고 있다. 질화 규소층(270)은 필드산화물층(120)이 요구되는 경우 개구부(272)를 형성하기 위해 패터닝된다. 필드산화물층(120)은 질화 규소층(270)이 제거된 후 개구부내에서 성장된다.
본드/게이트 산화층(122)은 고평면(166)으로의 유연성 구조체(150)의 융합을 위해 형성된다. 종래의 공정에서는 저평면(112)과 중간평면(114)내에 활성회로 및 중간평면(114) 또는 저평면(112)내에 마이크로기계 센서를 위한 활성 영역을 형성할 수 있다. 일단 활성 회로의 형성을 위해 필요한 고온 공정이 완료되면, 유연성 구조체(150)는 고평면(116)으로 융합된다. LOCOS 작동을 이용하여 기판(110)을 형성하는 이점은 고평면(116)에서의 이동에서 발생된 코너가 저평면(112) 또는 중간평면(114)까지 둘러싸여진다는 것이다. 둘러싸인 코너는 유연성 구조체(150)가 구부러지는 경우 야기되는 압력을 감소시킨다. 또한, 층들 및 상호연결 구조체들은 레벨들 사이를 통과하는 상호연결 구조체가 레벨들간의 분명한 이동을 가로지르는 상호연결보다 더 신뢰할 수 있게 하는 둘러싸인 코너들의 형상을 용이하게 따를 수 있다.
도 2A 내지 도 2I를 참조하여 설명한 각각의 LOCOS 작동에서 분리부된 마스크층을 형성하는 방법의 대안으로서, 질화 규소층(230)은 다중 LOCOS 작동을 위해 여러 배수로 패터닝될 수 있다. 이러한 대안적인 공정의 초기 단계는 도 2A와 도 2B를 참조하여 상기한 바와 같이 진행된다. 그러나, 도 2C에 도시된 바와 같이 질화 규소층(230)을 제거하는 대신, 대안적인 공정에서는 산화물 영역(222)을 제거하지만, 도 3A에 도시된 바와 같이 질화 규소층(320)을 유지하고 리패터닝한다. 규소 및 질화 규소에 선택적인 BHF(buffered hydrofluoric acid) 또는 BOE(buffered oxide etch)와 같은 에칭은 도 2B의 구조체에 적용되고, 도 3A에 도시된 구조체를 제공한다. 이 지점에서, 규소 기판(110)은 영역(212)내 두께(t1)의 약 0.45배의 깊이의 함몰을 갖는다.
국부적인 산화물 영역(222)의 제거후에, 질화 규소층(230)은 기판(110)의 영역(214)에 걸쳐 질화 규소층(230)을 통해 개구부(334)를 형성하기 위해 종래의 마스크 및 에칭 공정에 의해 리패터닝된다. 개구부(334)는 저평면(112)으로부터 다음으로 더 높은 레벨인 중간평면(114)의 경계를 제어한다. 만일 중간평면(114)의 레벨에서의 단계가 저평면(112)에 인접하도록 요구된 경우, 질화 규소층(230)을 리패터닝하는 단계는 영역(212)내 함몰에 인접하는 기판(110)의 일부를 노출시키기 위해 개구부(232)를 확장시킬 수 있다.
질화 규소 마스크층(230)을 리패터닝한 후, 기판(110)은 다시 도 3C에 도시된 바와 같이 각각의 개구부(232,334)내에 이산화규소 영역(342,344)을 성장시키기 위해 산소가 존재하는 가운데 가열된다. 산화물 성장을 위해 사용되는 기체 압력, 온도, 및 시간은 영역(342,344)의 두께(t2)를 제어한다. 산화물 영역(342)의 형성 및 제거는 영역(212)내에 먼저 형성된 함몰의 깊이를 영역(342)만큼 증가시킨다. 개구부(232)가 산화물 영역(222,342) 모두의 경계를 제어하기 때문에, 저평면(112)에서의 두 개 LOCOS 작동에서 잘못된 배열은 발생하지 않는다.
질화 규소층(230)을 형성하고 패터닝하는 단계, 질화 규소층(230)을 통해 개구부에 의해 노출된 규소를 산화시키는 단계, 및 형성된 산화물 영역을 제거하는 단계는 기판(110)의 표면상에 셋, 넷, 또는 그 이상의 다른 평면레벨을 생성하기 위해 둘, 셋, 또는 그 이상으로 반복될 수 있다. 만일 인접한 레벨들 사이의 수직적인 분리부가 충분히 두꺼운 산화물 영역의 성장이 비현실적일 정도로 큰 경우, 산화물 성장 및 제거순서는 질화 규소층(230)을 리패터닝하는 일없이 반복될 수 있다. 개구부내 이산화규소 영역의 다중 성장 및 제거는 다중 이산화규소 영역의 누적 두께를 갖는 하나의 이산화규소 영역의 성장 및 제거에 의해 형성된 함몰과 동일한 깊이를 갖는 함몰을 형성한다.
이산화규소 영역(342,344)을 형성하기전에 이산화규소 영역(222)을 제거하는 단계의 대안으로, 질화규소층(230)이 리패터닝되고 이산화규소 영역(344)이 성장하는 동안, 이산화규소층(222)은 손상되지 않고 유지될 수 있다. 이산화규소 영역(222)은 이산화규소 영역(344)이 성장되는 동안 두꺼워진다. 에칭 단계를 제거하는 것은 기판(110)의 표면을 형성하기 위해 요구되는 공정단계의 수를 감소시킨다. 다음의 산화공정전에 산화물 영역을 제거하지 않는 것의 문제점은 산화물의 성장속도가 이미 성장된 산화물 두께에 종속되어, 산화물 영역(222)이 일반적으로 산화물 영역(344)의 두께(t2)보다 작은 정도만큼 두께가 증가되게 된다는 것이다. 저평면(112)과 중간평면(114) 사이의 요구된 분리부를 제공하기 위해 요구되는 두께(t1)를 결정하는 단계에서는 만일 산화물이 일부 산화물 성장 공정을 통해 손상되지 않게 유지되는 경우 점점 더 복잡하게 되는 다양한 산화물 성장속도를 고려해야한다.
도 3C의 질화 규소층(230), 이산화규소 영역(342,344), 및 패드층(220)의 제거후, 기판(110)은 도 2G에 도시된 것과 동일한 형상을 갖고, 기판(110)의 공정은 도 2H 및 도 2I를 참조하여 설명한 바와 같이 계속될 수 있다. 도 3A 내지 도 3C에 설명된 공정단계는 추가적인 질화 규소 및 패드 산화층이 각각의 LOCOS 작동에서 요구되지 않는 것으로 도 2C 내지 도 2F에 설명된 공정단계에 걸쳐 이점을 갖는다. 그러나, 질화 규소층(230)은 각각의 LOCOS 작동이 질화 규소층(230)의 일부를 산화시키기 때문에 도 3A 내지 도 3C의 공정동안 더 두껍게 되어야 한다. 예를 들어, 이산화규소 영역(222)을 17000Å의 두께까지 성장시키기 위해서는 약 700Å의 질화 규소층(230)을 이산화규소로 변화시키는데 1150℃에서 산소-수소 대기중에 약 510분을 요구한다. 영역(344)을 약 5400Å의 두께까지 형성하기 위한 연속적인 산화에서는 약 50Å 이상의 질화 규소를 이산화규소로 변화시키는데 1000℃에서 산소-수소 대기중에 약 105분이 걸린다. 두 개의 산화단계에 노출되는 것에 추가로, 질화 규소층(230)은 영역(222)을 제거하는 산화물 에칭에 노출된다. 따라서, 도 2C 내지 도 2F의 공정단계에서, 약 1000Å와 1200Å의 두께는 질화 규소층(230)을 위해 충분하다; 그러나, 도 3A 내지 도 3C에 도시된 단계를 포함하는 공정에서는, 질화 규소층(230)이 두 개의 산화단계를 유지시키기 위해 약 1500Å 두께보다 두꺼워야 한다. 만일 층(230)이 한번 이상 리패터닝되는 경우, 더 두꺼운 질화 규소도 요구된다.
본 발명의 또다른 측면에 따르면, 마스크층은 요구된 질화 규소 두께를 감소시키기 위해 질화 규소층에 걸쳐 침적된 다규소층을 포함한다. 도 4A는 기판(110)상에 패드 산화층(220)을 침적하거나 성장시키고, 패드 산화층(220)에 질화 규소층(230)을 침적시키며, 질화 규소층(230)상에 다규소층(430)을 침적시키는 단계에 의해 형성된 마스크층을 설명하고 있다. 일반적인 다규소 침적은 LPCVD에 의해 이뤄지고, 다규소층(430)의 두께는 다규소층(430)이 산화에 의해 전체적으로 소모되지만, 질화 규소층(230)이 이산화규소로 변화되는 것을 방지하도록 선택된다. 예를 들어, 다규소층(430)은 기판(110)에 형성된 국부적인 산화물의 두께의 약 0.45배보다 약간 더 얇게 될 수 있다.
다규소층(430) 및 질화 규소층(230)은 포토레지스트의 하나의 마스크층을 이용하여 패터닝된다. 다규소 및 질화 규소를 위한 일반적인 에칭은 다규소를 위해 설파 헥사플루오라이드 및 산소를, 그리고 질화 규소를 위해 프레온(CF4) 및 산호를 이용하는 건식 플라즈마 에칭이다.
하드마스크층을 패터닝한 후, 구조체는 클리닝되고, 뜨거운 산화물이 요구된 두께까지 성장된다. 도 4B는 LOCOS 작동이 질화 규소층(230)상에 이산화규소 영역(440)을 남겨두며 다규소층(430)을 전체적으로 소비하는 두께까지 이산화규소를 성장시키는 경우의 예를 나타내고 있다. 이산화규소 영역(440,222)은 예를 들어 완충되거나 희석된 불화수소산으로 제거된다. 하나의 실시예에서, 다규소층(430)은 이산화규소 영역(440)이 패드 산화층(220)의 두께(약 100Å 내지 500Å)만큼 산화물 영역(222)보다 얇게 되도록, 기판(110)에서 소모된 규소의 두께보다 얇게 된다. 제어된 산화물 에칭은 연속적인 질화 규소층(230)의 리패터닝하는 동안 기판(110)을 보호하는 산화층을 유지한다. 산화물 영역(222,440)을 제거하는 단계에서는 상기한 바와 같이 추가 처리될 수 있는 도 3A에 도시된 바와 같은 구조체를 생산한다.
특정한 실시예를 참조로 본 발명을 개시했지만, 본 발명의 응용의 한 예시일뿐이고 그에 제한되는 것은 아니다. 예를 들어, 본 발명에 따른 공정이 마이크로기계 센서를 형성하는 환경에서 개시되었지만, 본 발명의 다른 응용은 임의의 목적을 위해 기판 표면의 일반적인 형성 단계를 포함한다. 개시된 실시예의 특징의 여러 다른 적용 및 결합이 첨부된 청구의 범위에 의해 한정된 바와 같은 본 발명의 범주내에 있게 있다.
Claims (26)
- 기판의 표면을 형성하는 공정에 있어서,가장 낮은 레벨의 기판이 요구되는 영역에 중첩되는 개구부를 갖는 제 1 하드마스크를 형성하는 단계;상기 제 1 하드마스크에서 개구부 아래에 놓인 기판의 영역내에 제 1 산화물 영역을 성장시키는 단계; 및기판의 표면에 함몰을 생성하기 위해 제 1 산화물 영역을 제거하는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 제 1 항에 있어서,제 1 하드마스크를 제거하는 단계;기판의 중간 레벨의 표면이 요구되는 경우 개구부를 갖는 제 2 하드마스크를 형성하는 단계;제 2 하드마스크에서 개구부 아래에 놓인 기판의 영역내에 제 2 산화물 영역을 성장시키는 단계; 및기판의 표면에 함몰을 생성하기 위해 제 2 산화물 영역을 제거하는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 제 2 항에 있어서,제 2 하드마스크를 제거하는 단계를 구비하고,제 1 하드마스크, 제 2 하드마스크, 및 산화물 영역을 제거하는 단계에서는 기판면을, 산화물이 성장하는 동안 제 1 및 제 2 하드마스크에 의해 덮힌 영역에서는 가장 높은 레벨로, 산화물이 성장하는 동안 제 1 하드마스크에 의해 덮히고 제 2 하드마스크내 개구부 아래에 놓인 영역에서는 중간 레벨로, 그리고 산화물이 성장하는 동안 제 1 및 제 2 하드마스크내 개구부 아래에 놓인 영역에서는 가장 낮은 레벨로 유지하는 것을 특징으로 하는 공정방법.
- 제 3 항에 있어서,기판의 가장 낮은 레벨 표면에 반도체 장치의 활성 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 공정방법.
- 제 3 항에 있어서,가장 높은 레벨의 표면으로 구조체를 융합하는 단계를 구비하는 것을 특징으로 하는 공정방법.
- 제 3 항에 있어서,중간 레벨의 기판에서 반도체 장치의 활성 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 공정방법.
- 제 6 항에 있어서,활성 영역은 센서 장치 영역으로 이루어지고, 상기 공정방법은 유연성 구조체를 가장 높은 평면으로 융합시키는 단계를 구비하며, 상기 유연성 구조체는 중간층내에 활성 영역과 상호작용하는 것을 특징으로 하는 공정방법.
- 제 2 항에 있어서,제 2 마스크는 기판의 가장 낮은 레벨 표면이 요구되는 표면의 영역에 중첩되는 개구부를 갖는 것을 특징으로 하는 공정방법.
- 제 1 항에 있어서,제 1 하드마스크를 형성하는 단계는:기판의 표면상에 질화 규소층을 침적하는 단계; 및개구부를 형성하기 위해 질화 규소층을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 제 9 항에 있어서,제 1 하드마스크를 형성하는 단계는 질화 규소층상에 규소층을 침적하는 단계를 구비하는 것을 특징으로 하는 공정방법.
- 제 10 항에 있어서,규소층은 산화물 영역을 성장시키는 단계에서 규소층을 이산화규소로 화학변화시킬 수 있을 정도의 두께를 갖는 것을 특징으로 하는 공정방법.
- 제 10 항에 있어서,규소층은 다결정 규소로 이루어지는 것을 특징으로 하는 공정방법.
- 기판의 표면을 형성하는 공정에 있어서,기판의 표면을 덮는 마스크층을 형성하는 단계;기판의 제 1 부분에 걸쳐 개구부를 형성하기 위해 마스크층을 패터닝하는 단계;기판의 제 1 부분상에 산화물을 성장시키는 단계;기판의 제 2 부분에 걸쳐 개구부를 형성하기 위해 마스크층을 리패터닝하는 단계;마스크층의 패터닝 및 리패터닝에 의해 노출되도록 기판의 제 1 및 제 2 부분상에 산화물을 성장시키는 단계; 및기판의 표면으로부터 산화물 영역을 제거하는 단계로 이루어지고,산화물의 제거 단계에서는 산화물 영역의 성장단계에서 기판의 일부가 소모되므로써 발생되는 기판 표면내 함몰을 유지하는 것을 특징으로 하는 공정방법.
- 제 13 항에 있어서,기판의 제 1 부분상에 산화물을 성장시킨 후, 그리고 기판의 제 1 및 제 2 부분상에 산화물을 성장시키기 전에, 기판의 제 1 부분으로부터 산화물을 제거하는 단계를 구비하는 것을 특징으로 하는 공정방법.
- 제 13 항에 있어서,기판의 제 1 및 제 2 부분상에 산화물을 성장시키는 단계에서는 기판의 제 1 부분위에 먼저 성장된 산화물을 두껍게 하는 것을 특징으로 하는 공정방법.
- 제 13 항에 있어서,기판은 규소로 이루어지는 것을 특징으로 하는 공정방법.
- 제 16 항에 있어서,마스크층을 형성하는 단계는 규소 기판에 중첩되는 한 층의 질화 규소를 형성하는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 제 17 항에 있어서,마스크층을 형성하는 단계는 질화 규소층에 중첩되는 다규소층을 형성하는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 제 18 항에 있어서,다규소층은 산화물 성장 단계에서 전체적으로 소모될 정도의 두께를 갖는 것을 특징으로 하는 공정방법.
- 제 13 항에 있어서,산화물 성장 단계는 산소가 존재하는 가운데 기판을 가열하는 단계로 이루어지고, 마스크층은 개구부가 마스크층을 통해 형성되는 영역까지 산화물의 성장을 제한하는 것을 특징으로 하는 공정방법.
- 제 13 항에 있어서,마스크층을 패터닝하는 단계는 마스크층을 통해 제 1 세트의 개구부를 형성하는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 제 21 항에 있어서,마스크층을 리패터닝하는 단계는 마스크층을 통해 제 2 세트의 개구부를 형성하는 단계로 이루어져, 마스크층이 제 1 세트의 개구부 및 제 2 세트의 개구부를 포함하는 패턴을 갖도록 하는 것을 특징으로 하는 공정방법.
- 제 21 항에 있어서,마스크층을 리패터닝하는 단계는 제 1 세트내 개구부중의 적어도 하나를 연장시키는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 제 23 항에 있어서,마스크층을 리패터닝하는 단계는 마스크층을 통해 제 2 세트의 개구부를 형성하는 단계로 이루어지는 것을 특징으로 하는 공정방법.
- 기판의 표면을 형성하는 방법에 있어서,기판의 표면상에 마스크층을 형성하는 단계;마스크층의 일부를 통해 에칭하는 단계;마스크층을 통해 에칭하므로써 노출된 기판 부분에 산화물을 형성하기 위해 산소가 존재하는 가운데 기판을 가열하는 단계;기판내에 함몰을 유지하기 위해 산화물을 제거하는 단계; 및동일한 마스크층을 이용하여 에칭, 가열, 및 제거단계를 한번 또는 여러번 반복하는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제 25 항에 있어서,각각의 에칭, 가열, 및 제거단계의 반복 단계는 기판의 표면상에서 요구된 레벨에 대응하고, 각각의 가열 단계는 가열 단계를 포함하는 반복 단계에 대응하는 요구된 레벨과 기판의 표면상의 다음으로 더 높은 요구된 레벨 사이의 요구된 분리부에 비례하는 두께까지 산화물을 형성하는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/717024 | 1996-09-20 | ||
| US08/717,024 US5966617A (en) | 1996-09-20 | 1996-09-20 | Multiple local oxidation for surface micromachining |
| US8/717024 | 1996-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000048483A true KR20000048483A (ko) | 2000-07-25 |
| KR100337231B1 KR100337231B1 (ko) | 2002-05-17 |
Family
ID=24880402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019997002359A KR100337231B1 (ko) | 1996-09-20 | 1997-09-17 | 표면 미세가공을 위한 다중 ｌｏｃｏｓ 공정방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5966617A (ko) |
| EP (1) | EP0946977B1 (ko) |
| JP (1) | JP3355193B2 (ko) |
| KR (1) | KR100337231B1 (ko) |
| CN (1) | CN1236483A (ko) |
| DE (1) | DE69709680T2 (ko) |
| WO (1) | WO1998012740A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19928297A1 (de) * | 1999-06-22 | 2000-12-28 | Bosch Gmbh Robert | Verfahren zur Herstellung eines Sensors mit einer Membran |
| US6617098B1 (en) * | 1999-07-13 | 2003-09-09 | Input/Output, Inc. | Merged-mask micro-machining process |
| US7068870B2 (en) * | 2000-10-26 | 2006-06-27 | Shipley Company, L.L.C. | Variable width waveguide for mode-matching and method for making |
| US6564642B1 (en) | 2000-11-02 | 2003-05-20 | Kavlico Corporation | Stable differential pressure measuring system |
| WO2002095453A2 (en) * | 2000-12-14 | 2002-11-28 | Shipley Company, L.L.C. | Optical waveguide termination with vertical and horizontal mode shaping |
| US7251406B2 (en) * | 2000-12-14 | 2007-07-31 | Shipley Company, L.L.C. | Optical waveguide termination with vertical and horizontal mode shaping |
| US7158701B2 (en) * | 2001-02-21 | 2007-01-02 | Shipley Company, L.L.C. | Method for making optical devices with a moving mask and optical devices made thereby |
| US6581468B2 (en) | 2001-03-22 | 2003-06-24 | Kavlico Corporation | Independent-excitation cross-coupled differential-pressure transducer |
| US6912345B2 (en) * | 2001-03-30 | 2005-06-28 | Shipley Company, L.L.C. | Tapered optical fiber for coupling to diffused optical waveguides |
| SG112005A1 (en) * | 2003-12-29 | 2005-06-29 | Sony Corp | A surface treatment for use in the fabrication of mems devices |
| US8316717B2 (en) | 2010-06-29 | 2012-11-27 | Rogue Valley Microdevices, Inc. | Wireless self-powered monolithic integrated capacitive sensor and method of manufacture |
| CN102446766B (zh) * | 2010-10-12 | 2014-03-12 | 中芯国际集成电路制造(北京)有限公司 | Mosfet形成方法 |
| US10167191B2 (en) * | 2017-04-04 | 2019-01-01 | Kionix, Inc. | Method for manufacturing a micro electro-mechanical system |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3506502A (en) * | 1967-06-05 | 1970-04-14 | Sony Corp | Method of making a glass passivated mesa semiconductor device |
| JPS57186339A (en) * | 1981-05-13 | 1982-11-16 | Nec Corp | Etching method for silicon |
| JPS5855732A (ja) * | 1981-09-30 | 1983-04-02 | Hitachi Ltd | 静電容量型圧力センサ |
| US4405970A (en) * | 1981-10-13 | 1983-09-20 | United Technologies Corporation | Silicon-glass-silicon capacitive pressure transducer |
| US4426768A (en) * | 1981-12-28 | 1984-01-24 | United Technologies Corporation | Ultra-thin microelectronic pressure sensors |
| JPS5939045A (ja) * | 1982-08-26 | 1984-03-03 | Toko Inc | 絶縁分離集積回路用基板の製造方法 |
| JPS6055655A (ja) * | 1983-09-07 | 1985-03-30 | Nissan Motor Co Ltd | 梁構造体を有する半導体装置 |
| US4658279A (en) * | 1983-09-08 | 1987-04-14 | Wisconsin Alumini Research Foundation | Velocity saturated strain sensitive semiconductor devices |
| US4516316A (en) * | 1984-03-27 | 1985-05-14 | Advanced Micro Devices, Inc. | Method of making improved twin wells for CMOS devices by controlling spatial separation |
| US4554726A (en) * | 1984-04-17 | 1985-11-26 | At&T Bell Laboratories | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well |
| US4680606A (en) * | 1984-06-04 | 1987-07-14 | Tactile Perceptions, Inc. | Semiconductor transducer |
| US4861420A (en) * | 1984-06-04 | 1989-08-29 | Tactile Perceptions, Inc. | Method of making a semiconductor transducer |
| US4812888A (en) * | 1984-11-11 | 1989-03-14 | Cornell Research Foundation, Inc. | Suspended gate field effect semiconductor pressure transducer device |
| FR2578323B1 (fr) * | 1985-03-01 | 1987-11-20 | Metravib Sa | Capteur integre de grandeurs mecaniques a effet capacitif et procede de fabrication. |
| DE3635462A1 (de) * | 1985-10-21 | 1987-04-23 | Sharp Kk | Feldeffekt-drucksensor |
| JPS62120051A (ja) * | 1985-11-20 | 1987-06-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US4926696A (en) * | 1986-11-19 | 1990-05-22 | Massachusetts Institute Of Technology | Optical micropressure transducer |
| US4975390A (en) * | 1986-12-18 | 1990-12-04 | Nippondenso Co. Ltd. | Method of fabricating a semiconductor pressure sensor |
| US5095401A (en) * | 1989-01-13 | 1992-03-10 | Kopin Corporation | SOI diaphragm sensor |
| JP2532149B2 (ja) * | 1990-02-06 | 1996-09-11 | 本田技研工業株式会社 | 半導体センサ |
| US5126812A (en) * | 1990-02-14 | 1992-06-30 | The Charles Stark Draper Laboratory, Inc. | Monolithic micromechanical accelerometer |
| DE4009090A1 (de) * | 1990-03-21 | 1991-09-26 | Bosch Gmbh Robert | Verfahren zur herstellung von mehrschichtigen siliziumstrukturen |
| DE4012071A1 (de) * | 1990-04-14 | 1991-10-17 | Bosch Gmbh Robert | Verfahren zur herstellung mikromechanischer strukturen |
| US5164328A (en) * | 1990-06-25 | 1992-11-17 | Motorola, Inc. | Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip |
| US5103279A (en) * | 1990-10-18 | 1992-04-07 | Motorola, Inc. | Field effect transistor with acceleration dependent gain |
| US5155061A (en) * | 1991-06-03 | 1992-10-13 | Allied-Signal Inc. | Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures |
| JP2896725B2 (ja) * | 1991-12-26 | 1999-05-31 | 株式会社山武 | 静電容量式圧力センサ |
| KR950001755B1 (en) * | 1992-06-10 | 1995-02-28 | Korea Electronics Telecomm | Semiconductor device isolation method using polisilicon |
| US5264693A (en) * | 1992-07-01 | 1993-11-23 | The United States Of America As Represented By The Secretary Of The Navy | Microelectronic photomultiplier device with integrated circuitry |
| US5264075A (en) * | 1992-11-06 | 1993-11-23 | Ford Motor Company | Fabrication methods for silicon/glass capacitive absolute pressure sensors |
| US5316619A (en) * | 1993-02-05 | 1994-05-31 | Ford Motor Company | Capacitive surface micromachine absolute pressure sensor and method for processing |
| DE59402800D1 (de) * | 1993-04-05 | 1997-06-26 | Siemens Ag | Verfahren zur Herstellung von Tunneleffekt-Sensoren |
| US5374583A (en) * | 1994-05-24 | 1994-12-20 | United Microelectronic Corporation | Technology for local oxidation of silicon |
| US5578843A (en) * | 1994-10-06 | 1996-11-26 | Kavlico Corporation | Semiconductor sensor with a fusion bonded flexible structure |
-
1996
- 1996-09-20 US US08/717,024 patent/US5966617A/en not_active Expired - Lifetime
-
1997
- 1997-09-17 JP JP51476098A patent/JP3355193B2/ja not_active Expired - Fee Related
- 1997-09-17 DE DE69709680T patent/DE69709680T2/de not_active Expired - Fee Related
- 1997-09-17 KR KR1019997002359A patent/KR100337231B1/ko not_active IP Right Cessation
- 1997-09-17 EP EP97942437A patent/EP0946977B1/en not_active Expired - Lifetime
- 1997-09-17 WO PCT/US1997/016129 patent/WO1998012740A1/en active IP Right Grant
- 1997-09-17 CN CN97199503A patent/CN1236483A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69709680T2 (de) | 2002-11-14 |
| JP2000508479A (ja) | 2000-07-04 |
| KR100337231B1 (ko) | 2002-05-17 |
| US5966617A (en) | 1999-10-12 |
| EP0946977A1 (en) | 1999-10-06 |
| DE69709680D1 (de) | 2002-02-21 |
| EP0946977B1 (en) | 2002-01-16 |
| WO1998012740A1 (en) | 1998-03-26 |
| JP3355193B2 (ja) | 2002-12-09 |
| CN1236483A (zh) | 1999-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369324B1 (ko) | 평면형 마이크로 공동구조 제조 방법 | |
| KR100268121B1 (ko) | 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법 | |
| KR20000048483A (ko) | 마이크로기계에 사용되는 반도체기판 표면을 형성하는 다중 ｌｏｃｏｓ 공정방법 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JP2011108919A (ja) | Ｓｏｎ半導体基板の製造方法 | |
| JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
| US6022789A (en) | Method of selective oxidation | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH07161806A (ja) | 半導体装置の製造方法 | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100272274B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPH02203549A (ja) | 半導体装置の製造方法 | |
| JPS6092632A (ja) | 半導体装置の製造方法 | |
| KR100243012B1 (ko) | 반도체 소자의 트랜치구조 형성방법 | |
| KR0168148B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100240271B1 (ko) | 반도체 소자의 제조방법 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| US20060104583A1 (en) | Method of fabricating ridge type waveguide integrated semiconductor optical device | |
| KR100364418B1 (ko) | 반도체소자제조방법 | |
| JPH05243536A (ja) | Ｓｏｉ構造の製造方法 | |
| JPS62296537A (ja) | 選択酸化膜の製造方法 | |
| KR19980030446A (ko) | 반도체 기판 및 그의 형성방법 | |
| JPH07221325A (ja) | 半導体センサにおける波状支持部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090430 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |