JP3355193B2 - 表面微細加工のための多重局所酸化処理 - Google Patents

表面微細加工のための多重局所酸化処理

Info

Publication number
JP3355193B2
JP3355193B2 JP51476098A JP51476098A JP3355193B2 JP 3355193 B2 JP3355193 B2 JP 3355193B2 JP 51476098 A JP51476098 A JP 51476098A JP 51476098 A JP51476098 A JP 51476098A JP 3355193 B2 JP3355193 B2 JP 3355193B2
Authority
JP
Japan
Prior art keywords
substrate
layer
mask layer
oxide layer
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51476098A
Other languages
English (en)
Other versions
JP2000508479A (ja
Inventor
イズメイル、エム・サレー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kavlico Corp
Original Assignee
Kavlico Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kavlico Corp filed Critical Kavlico Corp
Publication of JP2000508479A publication Critical patent/JP2000508479A/ja
Application granted granted Critical
Publication of JP3355193B2 publication Critical patent/JP3355193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00492—Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明は、半導体デバイスの製造、特に一体型微細加
工センサの製造のための半導体基板表面の加工プロセス
に関するものである。
関連技術の説明 局所酸化（LOCOS）プロセスは、フィールド酸化層と
して知られている厚い（通常5000乃至10000Å）の酸化
物アイソレーション領域を形成するためのよく知られた
方法である。典型的なLOCOSプロセスでは、シリコン基
板の表面上に形成された窒化シリコン層をパターニング
して、基板の一部を露出する開口部を形成する。次にこ
の基板を酸素の存在下で加熱して、開口部内にフィール
ド酸化層を成長させる。次に窒化物層を剥離して、トラ
ンジスタのような従来型の集積回路素子を、フィールド
酸化層によって互いに分離された基板の領域の中及び上
に形成する。
機械的要素を有する加速時計や圧力センサのようなマ
イクロマシンを、シリコン基板上の従来型の回路素子に
一体的に組み込むことができる。このようなマイクロマ
シーンの形成には、凹部及び／又はキャビティーを形成
するための基板表面の加工が必要になることが多い。凹
部及びキャビティーを形成するための方法の中には、例
えば、水酸化カルシウム等方性シリコンエッチング又は
ドライプラズマエッチングによるシリコン基板のエッチ
ングがあるが、これらの手順では、通常表面に残留物が
残ったり、表面が粗くなったり、若しくは表面欠陥が生
じて、その表面が能動集積回路素子や融着ボンディング
のために不適切なものとなる。従って、平滑で、欠陥の
無い形状の表面を形成するための方法が必要となる。
発明の要約 本発明によれば、局所酸化（LOCOS）プロセスによっ
て、基板の表面を加工する。このLOCOSプロセスは、基
板表面上にマスク層を形成し、基板上の凹部が必要な部
分にマスク層に開口部を形成し、且つ基板上のマスク層
によって露出された部分を消費するプロセスで酸化領域
を形成する。酸化領域の形成及びその除去の後、酸化領
域が形成された領域に凹部が残る。この凹部における表
面は、平滑で比較的欠陥が無く、マイクロマシーンセン
サや集積回路のための能動領域の形成に適したものとな
る。
本発明のある実施例によれば、複数回のLOCOSプロセ
スで、基板の表面上にレベル（高さ位置）の一組を形成
する。各LOCOSプロセスでは、各レベルに関連するパタ
ーンを有するマスクを使用する。例えば、第１マスクパ
ターンは、最下位表面レベルに関連する基板の領域を露
出する。この第１マスクによって露出された領域におい
て二酸化シリコンを成長させ、このマスク及び成長した
二酸化シリコンを除去して基板上に凹部を残す。次に第
２マスクを形成し且つパターニングして、前に形成した
凹部に関連する基板の領域、及び次に高いレベルに関連
する基板の領域を露出させる。この第２マスクによって
露出された領域において二酸化シリコンを成長させ、第
２マスク及び成長した二酸化シリコンを除去して、少な
くとも２つの異なる深さにおいて凹部を残す。このLOCO
Sプロセスを反復して、多数の異なるレベルを形成する
ことができる。第１マスクパターンによって露出された
領域の全てが第２マスクパターンによっても露出される
ような２枚のマスクパターンを用いることにより、第１
及び第２マスクによって露出された領域に下位平面、第
２マスクのみによって露出された領域に中位平面、及び
両マスクによってカバーされている領域に高位平面を形
成する。
本発明の別の実施例によれば、１枚のマスク層を形成
して、次に複数回のパターニングを行う。このマスク層
のための第１パターンは、基板の表面の第１又は最下位
レベルが必要な部分に開口部を有する。第１パターンの
ために形成したマスク層の開口部において酸化層を成長
させることにより、基板表面の最下位レベルが必要な基
板上の部分が消費される。このマスク層のための第２パ
ターンは、第１パターンのためのマスク層を通して形成
された開口部を拡大し、若しくはこのマスク層を貫通す
る新たな開口部をつくり出す。第２パターンによって露
出されているが第１パターンによっては露出されていな
い追加の基板上の領域は、基板表面の第２レベル領域を
確定する。このマスク層のための第２パターンを形成し
た後、酸化層を成長させることによって、最下位レベル
及び第２レベルの領域の双方において基板が更に消費さ
れる。このマスク層のパターニング及び酸化層の成長の
ためのプロセスは、所望の数の表面レベルが形成される
まで反復することができる。
典型的な応用例では、このマスク層は窒化シリコンか
らなる。窒化シリコンは酸化成長の際に部分的に二酸化
シリコンに変わる。従って、窒化シリコン層の厚みは、
この窒化シリコン層が用いられるマスクパターン（又は
LOCOSプロセス）の数に応じて調節することができる。
別の方法では、非常に厚い窒化シリコン層を形成するの
を避けるために、初めにマスク層が窒化シリコン層の上
に被着されたポリシリコンの層を含むようにすることが
できる。酸化成長によってLOCOSプロセスの際にポリシ
リコン層が消費されるが、このポリシリコンによって窒
化シリコンの消費が防止される。ポリシリコン層の厚み
は、このポリシリコンが完全に二酸化シリコンに変わる
ように選択することができる。基板から成長した二酸化
シリコンを除去する同じエッチング処理によってマスク
層におけるポリシリコンから形成された二酸化シリコン
も除去される。
本発明による或るプロセスの場合は、マスク層の１つ
のパターンに対する酸化成長／除去の後に、次のパター
ンに対する酸化物を成長させ、各パターンに対して成長
した酸化物の厚みが、１つのパターンによって確定され
たレベルと、次のパターンによって確定されたレベルと
の間の垂直方向の分離を決定する。別のプロセスでは、
一連のパターンに対する複数の酸化物成長工程における
各酸化成長が蓄積してゆく。
図面の簡単な説明 第１図は、本発明の実施例による微細加工用センサの
断面図である。
第2A図〜第2I図は、複数のマスクと複数回のLOCOS処
理を用いて基板の表面を加工するプロセスにおける半導
体基板の断面図である。
第3A図乃至第3C図は、１枚のマスクと複数回のLOCOS
処理を用いて基板の表面を加工するプロセスにおける半
導体基板の断面図である。
第4A図及び第4B図は、１回又はそれ以上の回数のLOCO
S処理で消費されるポリシリコン層が初めに設けられて
いるハードマスクの断面図である。
各図面において類似の、又は同一の要素には同一の符
号を付している。
好適実施例の詳細な説明 本発明の或る実施例によれば、基板の表面がLOCOS
（局所的酸化）プロセスを用いて加工される。LOCOSプ
ロセスは、能動集積回路素子の形成、及び融着ボンディ
ングに適した平滑で欠陥の無い表面を形成する。本発明
によるプロセスの１つでは、シリコン基板を加工して３
枚以上の平面レベルを形成する。このプロセスは、複数
回の酸化物成長ステップのため、複数回パターニングさ
れる１枚の窒化物マスク層を用いる。この窒化物層の第
１のパターンは１又は２以上の開口部を有し、この開口
部上が基板の表面の最下位レベルとなる。酸化物をこの
開口部において成長させ除去すると、シリコン基板に凹
部が残る。次に、次回の酸化物成長のため、窒化シリコ
ンマスク層の開口部を新たに加えるか拡大することがで
きる。酸化物の成長及び除去により、以前に形成された
凹部は深くなり、また追加或いは拡大された開口部の部
分では新たな浅い凹部が形成される。この開口部の追加
或いは拡大された部分が、次の更に上の基板表面のレベ
ルを確定する。マスク層の連続的なパターン形成及び酸
化物の成長及び除去により一連の表面レベルが形成され
る。
第１図が示すのは、シリコン基板110の中及び上に形
成されたセンサ100である。シリコン基板110の表面は、
３つの平面レベル、即ち柔軟な構造体150が融着されて
いる高位平面116、柔軟な構造体150の動きの影響を受け
る能動領域が形成される中位平面114、及びその中及び
上に従来型の集積回路素子が形成される低位平面112を
含む。「融着された柔軟な構造体を備えた半導体センサ
（Semiconductor Sensor with a Fusion Bonded Flexib
le Structure）」なる名称の米国特許番号第5,578,843
号を本明細書と一体に参照されたい。この米国特許に
は、センサ100に類似したセンサ及びこのようなセンサ
を形成するために必要な融着ボンディングのようなプロ
セスが記載されている。
高位平面116と低位平面112との間の垂直方向の分離S1
は、センサ100の製造の際に重要である。特に、高位平
面116は、融着ボンディングのために利用可能な表面の
最も高い位置でなければならず、また融着ボンディング
の前に基板110の上に形成される全ての回路素子は、高
位平面116のレベルより下に設けられなければならな
い。更に、柔軟な構造体150の壊れやすい部分への損傷
を避けるため、900℃以上の環境温度が必要な半導体製
造工程は融着ボンディングプロセスの前に完了しておく
べきである。このような目的を達成するため。垂直方向
の分離S1は、高温のプロセスによって下位平面112の中
及び上に形成されるフィールド酸化層120及びポリシリ
コン領域130及び132のような構造体の厚みの分を収める
ものでなければならない。典型的な応用例では、フィー
ルド酸化層120は8500Åの厚みを有し、下側平面112より
上に4500Å突出し得る。典型的な応用例におけるポリシ
リコン層は5000Åの厚みを有し得、トランジスタの相互
接続領域132及びゲート領域130、及び下位平面112に形
成される他の能動回路を形成する。下位平面112と高位
平面116との間の分離S1は、相互接続（領域132）がフィ
ールド酸化層120の上層をなし得ることから、フィール
ド酸化層120と相互接続領域132とが重なった最も高いレ
ベルより大きいものであるべきである。従って、典型的
な分離S1は、約1mmである。
高位平面116と中位平面114との間の垂直方向の分離S2
は、センサ100の動作に関して重要である。分離S2は、
キャビティー140のサイズ及び中位平面114の中に形成さ
れる能動領域と柔軟な構造体150との間の距離を確定す
る。分離S2は、微細加工用センサ100の性能を最適化す
るように選択されるべきである。より具体的には、分離
S2は、柔軟な構造体150のキャビティー140内への最大延
出部を収めるものであるべきであり、キャビティー140
の底部に形成された能動領域を、柔軟な構造体150から
最適な距離に位置させるようにすべきである。典型的な
センサでは、分離S2は約2400Åである。
第2A図乃至第2I図に示すのは、シリコン基板110の表
面加工及び能動回路素子群のアイソレーションのための
フィールド酸化領域120を形成するプロセスである。第2
A図に示すのは窒化シリコンマスク層230の形成及びパタ
ーニングの後の基板110であり、窒化シリコンマスク層2
30は、基板110の表面のそれでカバーされた部分を後続
の酸化プロセスから保護するだけの十分な厚みを有す
る。窒化シリコン層230は、低圧CVD（LPCVD）又はプラ
ズマCVD（PECVD）を用いて、通常100〜500Åの厚みのパ
ッド酸化層220上に、約1000〜3000Åの厚みに被着する
ことができる。パッド酸化層220は、窒化シリコン層230
をパターニングし窒化シリコン層230とシリコン基板110
との境界面における応力を低下させるエッチングプロセ
スから基板110を保護する。窒化シリコンマスク層230
は、フォトレジスト及び従来型のフォトリソグラフィー
技術を用いてマスキング及びエッチングによりパターニ
ングされ、シリコン基板110の領域212の上に窒化シリコ
ン層230に開けられた開口部232を形成する。領域212
は、基板110の外形形成が一度終了したときに残ってい
る基板110表面の最下位レベルである。
フォトレジストの除去及びクリーニング工程の後、基
板110を、大気圧の下、酸素か湿った酸素か、又は酸素
−水素混合物の存在の下で約1000〜1200℃に加熱し、開
口部232に酸化領域222を厚さt1まで成長させる。酸化成
長のための温度、圧力、環境、及び時間は、所望な厚み
t1が得られるように調節する。例えば厚みt1が17000Å
である場合、大気圧の下、酸素と水素の存在下で、約30
000秒間、約1150℃の温度を適用することができる。よ
く知られているように、二酸化シリコンの成長では、約
0.45×二酸化シリコン領域222の厚みt1の深さまでシリ
コンを消費する。二酸化シリコン領域222の成長は、窒
化シリコン層230の下にも延びる。従って、開口部232の
境界は、領域212の所望の境界から（酸化層の厚みの約8
5％まで）オフセットする。
第2C図に示すのは、窒化シリコン層230、二酸化シリ
コン領域222、及びパッド酸化層220の除去の後の基板11
0である。窒化シリコン層230は、二酸化シリコンに対し
て選択的な高温のリン酸又はドライプラズマエッチング
を用いて剥離することができる。次に、二酸化シリコン
領域222及びパッド層220を、シリコンに対して選択的な
フッ化水素酸又は緩衝酸化エッチングを用いて除去する
ことができる。シリコンに対して選択的な濃縮フッ化水
素酸によって、窒化シリコンと二酸化シリコンを同時に
剥離することもできる。第2C図に示す点でも、シリコン
基板110は領域212において、厚み約0.45×t1の深さの凹
部を有する。この実施例の場合は、厚みt1が17000Å、
凹部の深さが約7600Åである。
第２のLOCOS処理のための第２のマスクの形成のた
め、第2D図に示すような窒化シリコン層250及びパッド
酸化層240が基板110上に形成される。従来のマスク及び
エッチングプロセスにより窒化シリコン層250をパター
ニングして、基板110の領域212及び214に、第2E図に示
すような開口部252及び254を形成する。開口部254は、
下位平面112の一つ上のレベルである中位平面114の境界
を制御する。開口部252は、基板110に以前に形成された
凹部を露出する。基板110は、再び酸素の存在下で高温
処理を受け、第2F図に示すように、開口部252及び254の
それぞれに二酸化シリコン領域242及び244が成長する。
酸化成長のために用いられる時間、温度、及び圧力によ
って領域242及び244の厚みt2が決まり、シリコン基板11
0の一部が、約0.45×厚みt2の深さまで消費される。
第2G図に示すのは、窒化シリコン層250及び二酸化シ
リコン領域242及び244を除去した後の基板110である。
基板110の両LOCOS処理の間にカバーされていた部分は、
概ねもとの基板110の表面のレベルにあり、高位平面116
を形成する。二酸化シリコン領域244の除去によって、
高位平面116から垂直方向に分離S2だけオフセットした
中位平面114が形成される。分離S2は二酸化シリコン領
域244において形成される際に使われるシリコンの量に
よって決まり、その大きさは約0.4×厚さt2である。こ
の実施例では、厚みt2は約5300Åであり、中位平面114
は高位平面116から約2400Åオフセットされている。酸
化領域242の形成及び除去により、領域212に以前に形成
された凹部の深さが深くなる。低位平面112は、二酸化
シリコン領域242の除去によって、より深くなった凹部
の底部の位置である。高位平面116から低位平面112まで
の垂直方向の分離S1は、二酸化シリコン領域222及び242
の形成において消費さるシリコンの全厚みによって決ま
る。領域242の形成及び除去により、厚みt1とt2の合計
×0.45の全深さにするために、酸化領域242の厚みの約4
5％まで、領域212における凹部の深さを深くする。厚み
t1が約17000Åで厚みt2が約5300Åである実施例では、
低位平面112が高位平面116から約1mmオフセットされ
る。
本発明の或る実施例によれば、酸化領域の厚みt1及び
t2は、基板110の表面上の平面レベル間の垂直方向の所
望の分離によって選択される。特に厚みt1は、下位平面
112と中位平面114との間の所望の分離（S1−S2）を、基
板110の消費によって生じた酸化領域242の厚みの率（0.
45）で除した大きさである。厚みt2は、中位平面114と
高位平面116との間の所望の分離（S2）を、基板110の消
費によって生じた酸化領域244の厚みの率（0.45）で除
した大きさである。窒化シリコン層の形成及びパターニ
ング、窒化シリコン層の開口部によって露出されたシリ
コンの酸化、形成された酸化領域の除去は、２、３、或
いはそれ以上の回数反復し、基板110の表面上に３、
４、又はそれ以上の異なる平面レベルを形成することが
できる。エッチングマスクが以前に形成された凹部を露
出する場合には、酸化領域の形成及び除去によって、以
前のレベル間の垂直方向の分離は保存される。これは、
全ての露出された領域における凹部の深さが同じ量だけ
増加するためである。
基板110の表面上に所望の外形を形成した後、従来の
プロセスによって、アイソレーションウェル（図示せ
ず）及びフィールド酸化領域を形成することができる。
第2H図、及び第2I図に示すのは、フィールド酸化領域12
0を形成するLOCOSプロセスである。このLOCOSプロセス
において、パッド酸化層260及び窒化シリコン層270は、
基板110の加工された表面上に形成される。次に窒化シ
リコン層270をパターニングして、フィールド酸化領域1
20が必要な場所に開口部272を形成する。次にフィール
ド酸化領域120を開口部において成長させ、その後窒化
シリコン層270を除去する。
ボンド／ゲート酸化層122は、後に行われる柔軟な構
造体150の高位平面166への融着ボンディングのために形
成される。従来のプロセシングでは、低位平面112及び
中位平面114に、若しくは中位平面114又は低位平面112
における微細加工センサ用の能動領域に能動回路を形成
することができる。ひとたび能動回路の形成のために必
要な高温プロセスが完了すると、柔軟な構造体150が高
位平面116に融着される。LOCOS処理を用いて基板110を
加工することの利点は、高位平面116から低位平面112又
は中位平面114への移行部分に生ずる角部が丸くなる点
である。丸くなった角部によって、柔軟な構造体150が
湾曲した際に生ずる応力が低下する。また、各層や境界
構造は丸い角部の外形に容易に従い、直角で角の尖った
レベル間の移行部分を横断する相互接続構造と比較して
信頼性の高いレベル間相互接続構造が形成される。
第2A図乃至第2I図に関連して説明した各LOCOS処理の
ための個別のマスク層を形成するための別法として、窒
化シリコン層230を複数回のLOCOS処理のために複数回パ
ターニングすることができる。この別プロセスの初めの
ステップは、第2A図及び第2B図を参照して上述したもの
と同じである。しかしこの別のプロセスでは、第2C図に
示すような窒化シリコン層230の除去の代わりに酸化領
域222を除去し、第3A図に示すように窒化シリコン層320
は保持して再度パターニングする。シリコン及び窒化シ
リコンに対して選択的な緩衝フッ化水素酸（BHF）や緩
衝酸化エッチング（BOE）のようなエッチング処理を第2
B図の構造に施して、第3A図の構造が得られる。この点
において、シリコン基板110は領域212に約0.45×厚みt1
の深さの凹部を有する。
局所酸化領域222の除去の後、窒化シリコン層230は、
従来のマスキング／エッチングプロセスによって再パタ
ーニングされ、基板110の領域214の上に、窒化シリコン
層230の開口部334が形成される。開口部334は下位平面1
12から次の上のレベルの中位平面114の境界を制御す
る。中位平面114のレベルにおける工程が低位平面112の
隣接部分で必要だった場合には、窒化シリコン層230を
再パターニングして開口部232を拡大し、領域212の凹部
に隣接する基板110の一部分を露出することができる。
窒化シリコンマスク層230を再パターニングした後、
基板110を酸素の存在下で再び加熱して、第3C図に示す
ように開口部232及び334のそれぞれに二酸化シリコン領
域342及び344を成長させる。酸化成長に用いられる時
間、温度、及び気圧によって、領域342及び344の厚みt2
を調節する。酸化領域342の形成及び除去により、領域3
42によって領域212に以前に形成された凹部の深さを深
くする。低位平面112における２回のLOCOS処理の位置合
わせ不良は生じない。これは、開口部232が酸化領域222
と342の双方の境界を決めているためである。
窒化シリコン層230のパターニング、窒化シリコン層2
30の開口部によって露出されたシリコンの酸化、及び形
成された酸化領域の除去は２、３、又はそれ以上の回数
反復して、基板110の表面上に３、４、又はそれ以上の
異なる平面レベルを形成することができる。隣接するレ
ベル間の垂直方向の分離が十分に厚い酸化領域の成長が
実現不可能であるほど大きい場合は、酸化成長及び除去
処理シーケンスを、窒化シリコン層230の再パターニン
グなしに反復することができる。開口部における二酸化
シリコン領域の複数回の成長及び除去によって、複数の
二酸化シリコン領域の積層した厚みを有する一層の二酸
化シリコン領域を成長させ、かつ除去することによって
形成される凹部と、同じ深さを有する凹部が形成され
る。
二酸化シリコン領域342及び344を形成する前に、二酸
化シリコン領域222を除去する別法では、二酸化シリコ
ン領域222を損なわないようにしたまま、窒化シリコン
層230を再パターニングし、且つ二酸化シリコン領域344
を成長させることができる。ここでは、二酸化シリコン
領域222が厚くなると共に、二酸化シリコン領域344が成
長する。エッチング工程をなくすことによって、基板11
0の表面を加工するのに必要なプロセシングステップの
数を減らすことができる。後続の酸化プロセスの前に酸
化領域を再除去しないことの利点は、酸化層の成長速度
が既に成長した酸化層の厚みによって決まり、酸化領域
222の厚みが、酸化領域344の厚みt2より薄い大きさまで
しか厚くならないという点である。下位平面112と中位
平面114の間の所望の分離を得るのに必要な厚みt1の決
定は、何回かの酸化成長プロセスを通して酸化領域が損
なわれずに残る場合ますます複雑になる酸化成長の速度
の変化を説明できるものでなければならない。
第3C図の窒化シリコン層230、二酸化シリコン領域342
及び344、及びパッド酸化層220の除去の後、基板110は
第2G図に示すものと同じ外形を有し、基板110のプロセ
シングは、第2H図及び第2I図について説明したように続
行することができる。第3A図乃至第3C図に示すプロセス
ステップは、第2C図乃至第2F図に示すプロセスステップ
と比較して、各LOCOS処理に対して追加の窒化シリコン
層及びパッド酸化層を設ける必要がないという利点を有
する。しかし、窒化シリコン層230は第3A図乃至第3C図
のプロセスのためにより厚くなければならない。これは
各LOCOS処理が窒化シリコン層230をある程度酸化してい
まうためである。例えば、二酸化シリコン領域222を170
00Åの厚みまで成長させるために、約700Åの窒化シリ
コン層230を二酸化シリコンに変える、酸素−水素環境
下での1150℃で約510分間の処理が必要である。約5400
Åの厚みまで領域344を形成するための後続の酸化処理
には、更に約50Åの窒化シリコンを二酸化シリコンに変
える、酸素−水素環境下での1000℃で約105分の処理が
必要である。２つの酸化処理を受けることに加えて、窒
化シリコン層230は、領域222を除去する酸化エッチング
処理も受ける。従って、第2C図乃至第2F図のプロセスス
テップのために、窒化シリコン層230の厚みとしては約1
000Å及び1200Åで十分であるが、第3A図乃至第3C図に
示すステップを含むプロセスのためには、窒化シリコン
層230は２回の酸化処理に耐えるために約1500Å以上の
厚みであるべきである。層230が２回以上再パターニン
グされる場合には更に厚い窒化シリコンが必要である。
本発明の別の実施例によれば、必要な窒化シリコンの
厚みを薄くするために、マスク層が窒化シリコン層の上
に被着されたポリシリコン層を含む。第4A図に示すの
は、基板110上にパッド酸化層220を被着又は成長させ、
パッド酸化層220の上に窒化シリコン層230を被着し、且
つ窒化シリコン層230の上にポリシリコン層430を被着す
ることによって形成されたマスク層である。典型的なポ
リシリコン被着はLPCVDによって行われ、ポリシリコン
層430の厚みは、このポリシリコン層430が酸化によって
完全に消費されるが、その後窒化シリコン層230が二酸
化シリコンに変換することを防止するように選択され
る。例えば、ポリシリコン層430は、約0.45×基板110上
に形成された局所酸化層の厚みより僅かに薄い厚みとす
ることができる。
ポリシリコン層430及び窒化シリコン層230は、フォト
レジストの１枚のマスク層を用いてパターニングされ
る。ポリシリコン及び窒化シリコンのための典型的なエ
ッチングは、ポリシリコン層のために６フッ化イオウ及
び酸素、窒化シリコンのためにフレオン（CF4）及び酸
素を用いるドライプラズマエッチングである。
ハードマスク層のパターニングの後、この構造体をク
リーニングして、熱酸化層を所望の厚みまで成長させ
る。第4B図に示すのは、LOCOS処理によってポリシリコ
ン層430が完全に消費され、窒化シリコン層230上に二酸
化シリコン領域440が残るような厚みまで二酸化シリコ
ン層を成長させた例である。二酸化シリコン領域440及
び222は、例えば緩衝又は希釈フッ化水素酸で除去され
る。或る実施例では、ポリシリコン層430が基板110から
消費されるシリコンの厚みより薄く、二酸化シリコン44
0が概ねパッド酸化層220の厚み（約100乃至500Å）の分
だけ薄くなっている。制御された酸化エッチングによ
り、後続の窒化シリコン層230のパターニングの際に基
板110を保護する酸化層が残される。酸化領域222及び44
0の除去により、第3A図に示すような構造が形成され、
この構造は前に説明したように更にプロセシングするこ
とができる。
本発明の特定の実施例を引用して説明したが、この説
明は本発明の実施例の一つにすぎず、本発明がこれに限
定されるものではない。例えば、本発明によるプロセス
では、微細加工センサ形成のための例をとって説明した
が、本発明の他の用途には、任意の目的で基板の表面を
加工することも一般的に含まれる。ここに開示した実施
例の特徴の種々の他のアレンジや組み合わせは、以下の
請求の範囲に記載の本発明の範囲に含まれる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−224186（ＪＰ，Ａ) 特開 平８−153715（ＪＰ，Ａ) 特表 平５−505673（ＪＰ，Ａ) 英国特許出願公開2293920（ＧＢ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 B08C 1/00 H01L 21/306 H01L 21/762

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】基板（110）の表面を加工するための方法
    であって、 前記基板（110）の表面をカバーするマスク層（230）を
    形成する過程と、 前記基板（110）の第１部分の上に第１の開口部（232）
    を形成するべく前記マスク層（230）をパターニングす
    る過程と、 前記基板（110）の前記第１部分の上に第１の酸化層（2
    22）を成長させる過程と、 前記基板（110）の前記第１部分とは異なる第２部分の
    上の前記マスク層（230）の一部を除去するべく前記マ
    スク層を再パターニングする過程と、 前記マスク層（230）のパターニング及び再パターニン
    グによって露出された、前記基板（110）の前記第１部
    分及び前記第２部分の上に第２の酸化層（342,344）を
    成長させる過程と、 前記第１の酸化層若しくは第２の酸化層からなる酸化領
    域を前記基板の表面から除去する過程とを含み、 前記酸化層（222）の除去によって、前記酸化領域の成
    長において消費された前記基板（110）の一部によって
    生じた前記基板表面における凹部（212）が残ることを
    特徴とする基板表面の加工方法。
  2. 【請求項２】前記基板（110）の前記第１部分の上に前
    記第１の酸化層を成長させた後、前記基板の前記第１部
    分及び前記第２部分の上に前記第２の酸化層を成長させ
    る前に、前記基板の第１部分の上の前記第１の酸化層
    （222）から酸化物を除去する過程を更に含むことを特
    徴とする請求項１に記載の方法。
  3. 【請求項３】前記基板（110）の前記第１部分及び前記
    第２部分の上に前記第２の酸化層（342,344）を成長さ
    せることによって、前記基板の前記第１部分の上に以前
    に成長させた酸化層を厚くすることを特徴とする請求項
    １に記載の方法。
  4. 【請求項４】前記基板（110）がシリコン基板を含むこ
    とを特徴とする請求項１に記載の方法。
  5. 【請求項５】前記マスク層（230）を形成する過程が、
    前記シリコン基板の上層をなす窒化シリコンの層を形成
    する過程を含むことを特徴とする請求項４に記載の方
    法。
  6. 【請求項６】前記マスク層（230）を形成する過程が、
    前記窒化シリコン層の上層をなすポリシリコン層を形成
    する過程を更に含むことを特徴とする請求項５に記載の
    方法。
  7. 【請求項７】前記ポリシリコン層は、このポリシリコン
    層が前記酸化層を成長させる過程において完全に消費さ
    れるような厚みを有することを特徴とする請求項６に記
    載の方法。
  8. 【請求項８】前記第１及び第２の酸化層を成長させる過
    程が、酸素の存在下で前記基板を加熱する過程を含み、 前記マスク層（230）が、酸化層の成長を、前記マスク
    層の開口部が形成された領域に制限することを特徴とす
    る請求項１に記載の方法。
  9. 【請求項９】前記マスク層を再パターニングする過程
    が、前記マスク層が開口部の第１の組、及び開口部の第
    ２の組を有するパターンを有するように、前記マスク層
    における開口部の第２の組を形成する過程を含むことを
    特徴とする請求項１に記載の方法。
  10. 【請求項１０】前記マスク層を再パターニングする過程
    が、前記第１の組の開口部の中の少なくとも１つを拡大
    する過程を含むことを特徴とする請求項１に記載の方
    法。
  11. 【請求項１１】前記マスク層を再パターニングする過程
    が、前記マスク層における開口部の第２の組を形成する
    過程を更に含むことを特徴とする請求項10に記載の方
    法。
  12. 【請求項１２】前記パターニング過程及び前記第１の酸
    化層（222）を成長させる過程が、 前記マスク層（230）の一部をエッチングする過程と、 前記マスク層の一部のエッチングによって露出した前記
    基板（110）の第１部分の領域上に酸化層を形成するべ
    く、酸素の存在下で前記基板を加熱する過程とを含み、 前記基板に凹部を残すための前記酸化領域を除去する過
    程が、前記パターニング過程と再パターニング過程との
    間で行われることを特徴とする請求項１に記載の方法。
  13. 【請求項１３】前記再パターニング過程及び前記第２の
    酸化層（342,344）を成長させる過程が、 前記マスク層（230）の一部をエッチングする過程と、 前記マスク層の一部のエッチングによって露出した前記
    基板（110）の第２部分の領域上に酸化層を形成するべ
    く、酸素の存在下で前記基板を加熱する過程とを含むこ
    とを特徴とする請求項12に記載の方法。
  14. 【請求項１４】同じマスク層（230）を用いて前記エッ
    チング過程、前記加熱過程及び前記除去過程を１又は複
    数回反復する過程を更に含むことを特徴とする請求項13
    に記載の方法。
  15. 【請求項１５】前記エッチング過程、前記加熱過程及び
    前記除去過程の各過程の反復回数のパターンに応じて、
    前記基板（110）の表面に形成される構造における複数
    の異なるレベルのそれぞれが決まることを特徴とする請
    求項13若しくは14に記載の方法。
JP51476098A 1996-09-20 1997-09-17 表面微細加工のための多重局所酸化処理 Expired - Fee Related JP3355193B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/717,024 1996-09-20
US08/717,024 US5966617A (en) 1996-09-20 1996-09-20 Multiple local oxidation for surface micromachining
PCT/US1997/016129 WO1998012740A1 (en) 1996-09-20 1997-09-17 Multiple local oxidation for surface micromachining

Publications (2)

Publication Number Publication Date
JP2000508479A JP2000508479A (ja) 2000-07-04
JP3355193B2 true JP3355193B2 (ja) 2002-12-09

Family

ID=24880402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51476098A Expired - Fee Related JP3355193B2 (ja) 1996-09-20 1997-09-17 表面微細加工のための多重局所酸化処理

Country Status (7)

Country Link
US (1) US5966617A (ja)
EP (1) EP0946977B1 (ja)
JP (1) JP3355193B2 (ja)
KR (1) KR100337231B1 (ja)
CN (1) CN1236483A (ja)
DE (1) DE69709680T2 (ja)
WO (1) WO1998012740A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19928297A1 (de) * 1999-06-22 2000-12-28 Bosch Gmbh Robert Verfahren zur Herstellung eines Sensors mit einer Membran
US6617098B1 (en) * 1999-07-13 2003-09-09 Input/Output, Inc. Merged-mask micro-machining process
US7068870B2 (en) * 2000-10-26 2006-06-27 Shipley Company, L.L.C. Variable width waveguide for mode-matching and method for making
US6564642B1 (en) 2000-11-02 2003-05-20 Kavlico Corporation Stable differential pressure measuring system
US6987919B2 (en) * 2000-12-14 2006-01-17 Shipley Company, L.L.C. Optical waveguide termination with vertical and horizontal mode shaping
US7251406B2 (en) * 2000-12-14 2007-07-31 Shipley Company, L.L.C. Optical waveguide termination with vertical and horizontal mode shaping
US7158701B2 (en) * 2001-02-21 2007-01-02 Shipley Company, L.L.C. Method for making optical devices with a moving mask and optical devices made thereby
US6581468B2 (en) 2001-03-22 2003-06-24 Kavlico Corporation Independent-excitation cross-coupled differential-pressure transducer
US6912345B2 (en) * 2001-03-30 2005-06-28 Shipley Company, L.L.C. Tapered optical fiber for coupling to diffused optical waveguides
SG112005A1 (en) * 2003-12-29 2005-06-29 Sony Corp A surface treatment for use in the fabrication of mems devices
US8316717B2 (en) 2010-06-29 2012-11-27 Rogue Valley Microdevices, Inc. Wireless self-powered monolithic integrated capacitive sensor and method of manufacture
CN102446766B (zh) * 2010-10-12 2014-03-12 中芯国际集成电路制造(北京)有限公司 Mosfet形成方法
US10167191B2 (en) * 2017-04-04 2019-01-01 Kionix, Inc. Method for manufacturing a micro electro-mechanical system

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506502A (en) * 1967-06-05 1970-04-14 Sony Corp Method of making a glass passivated mesa semiconductor device
JPS57186339A (en) * 1981-05-13 1982-11-16 Nec Corp Etching method for silicon
JPS5855732A (ja) * 1981-09-30 1983-04-02 Hitachi Ltd 静電容量型圧力センサ
US4405970A (en) * 1981-10-13 1983-09-20 United Technologies Corporation Silicon-glass-silicon capacitive pressure transducer
US4426768A (en) * 1981-12-28 1984-01-24 United Technologies Corporation Ultra-thin microelectronic pressure sensors
JPS5939045A (ja) * 1982-08-26 1984-03-03 Toko Inc 絶縁分離集積回路用基板の製造方法
JPS6055655A (ja) * 1983-09-07 1985-03-30 Nissan Motor Co Ltd 梁構造体を有する半導体装置
US4658279A (en) * 1983-09-08 1987-04-14 Wisconsin Alumini Research Foundation Velocity saturated strain sensitive semiconductor devices
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4861420A (en) * 1984-06-04 1989-08-29 Tactile Perceptions, Inc. Method of making a semiconductor transducer
US4680606A (en) * 1984-06-04 1987-07-14 Tactile Perceptions, Inc. Semiconductor transducer
US4812888A (en) * 1984-11-11 1989-03-14 Cornell Research Foundation, Inc. Suspended gate field effect semiconductor pressure transducer device
FR2578323B1 (fr) * 1985-03-01 1987-11-20 Metravib Sa Capteur integre de grandeurs mecaniques a effet capacitif et procede de fabrication.
DE3635462A1 (de) * 1985-10-21 1987-04-23 Sharp Kk Feldeffekt-drucksensor
JPS62120051A (ja) * 1985-11-20 1987-06-01 Fuji Electric Co Ltd 半導体装置の製造方法
US4926696A (en) * 1986-11-19 1990-05-22 Massachusetts Institute Of Technology Optical micropressure transducer
US4975390A (en) * 1986-12-18 1990-12-04 Nippondenso Co. Ltd. Method of fabricating a semiconductor pressure sensor
US5095401A (en) * 1989-01-13 1992-03-10 Kopin Corporation SOI diaphragm sensor
JP2532149B2 (ja) * 1990-02-06 1996-09-11 本田技研工業株式会社 半導体センサ
US5126812A (en) * 1990-02-14 1992-06-30 The Charles Stark Draper Laboratory, Inc. Monolithic micromechanical accelerometer
DE4009090A1 (de) * 1990-03-21 1991-09-26 Bosch Gmbh Robert Verfahren zur herstellung von mehrschichtigen siliziumstrukturen
DE4012071A1 (de) * 1990-04-14 1991-10-17 Bosch Gmbh Robert Verfahren zur herstellung mikromechanischer strukturen
US5164328A (en) * 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip
US5103279A (en) * 1990-10-18 1992-04-07 Motorola, Inc. Field effect transistor with acceleration dependent gain
US5155061A (en) * 1991-06-03 1992-10-13 Allied-Signal Inc. Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures
JP2896725B2 (ja) * 1991-12-26 1999-05-31 株式会社山武 静電容量式圧力センサ
KR950001755B1 (en) * 1992-06-10 1995-02-28 Korea Electronics Telecomm Semiconductor device isolation method using polisilicon
US5264693A (en) * 1992-07-01 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Microelectronic photomultiplier device with integrated circuitry
US5264075A (en) * 1992-11-06 1993-11-23 Ford Motor Company Fabrication methods for silicon/glass capacitive absolute pressure sensors
US5316619A (en) * 1993-02-05 1994-05-31 Ford Motor Company Capacitive surface micromachine absolute pressure sensor and method for processing
EP0619495B1 (de) * 1993-04-05 1997-05-21 Siemens Aktiengesellschaft Verfahren zur Herstellung von Tunneleffekt-Sensoren
US5374583A (en) * 1994-05-24 1994-12-20 United Microelectronic Corporation Technology for local oxidation of silicon
US5578843A (en) * 1994-10-06 1996-11-26 Kavlico Corporation Semiconductor sensor with a fusion bonded flexible structure

Also Published As

Publication number Publication date
WO1998012740A1 (en) 1998-03-26
DE69709680D1 (de) 2002-02-21
EP0946977B1 (en) 2002-01-16
EP0946977A1 (en) 1999-10-06
CN1236483A (zh) 1999-11-24
JP2000508479A (ja) 2000-07-04
KR100337231B1 (ko) 2002-05-17
US5966617A (en) 1999-10-12
KR20000048483A (ko) 2000-07-25
DE69709680T2 (de) 2002-11-14

Similar Documents

Publication Publication Date Title
JP3355193B2 (ja) 表面微細加工のための多重局所酸化処理
US5989975A (en) Method for manufacturing shallow trench isolation
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
JP2747563B2 (ja) 半導体のフイールド酸化物形成方法
US5940720A (en) Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer
KR100272274B1 (ko) 반도체 장치의 소자 분리방법
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JPS60133739A (ja) 半導体装置の製造方法
KR100459929B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100461328B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR0144911B1 (ko) 반도체장치의 소자분리 방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR19990033625A (ko) 반도체 장치의 트렌치 형성 방법 및 그 구조
KR100521449B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR19990060858A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100223758B1 (ko) 반도체 소자의 소자 분리 산화막 형성방법
JPH02116131A (ja) 半導体装置の製造方法
JPS6331124A (ja) 半導体装置の製造方法
JPH11163119A (ja) 半導体装置の製造方法
KR19990006186A (ko) 반도체 소자의 아이솔레이션 방법
JPH1167752A (ja) 半導体装置の製造方法
JPH08213449A (ja) 半導体装置の製造方法
JPH03138936A (ja) 半導体装置の製造方法
JPH05259157A (ja) 半導体装置及びその製造方法
KR19990006076A (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees