KR19990033625A - 반도체 장치의 트렌치 형성 방법 및 그 구조 - Google Patents

Abstract

본 발명은 반도체 장치의 트렌치 형성 방법 및 그 구조에 관한 것으로서, 반도체 기판 상에 트렌치 영역을 정의하여 마스크막을 형성한다. 이때, 상기 트렌치 영역의 폭은 후속 희생 산화막 공정에 의해 증가되므로 원하는 트렌치 영역의 폭 보다 상대적으로 작게 형성한다. 상기 마스크막에 의해 오픈된 반도체 기판의 일부를 등방성 식각으로 일차 식각하고, 이어서 비등방성 식각으로 이차 식각 하여 깔때기 입구와 같이 어느 정도 경사진 트렌치 상부를 갖는 트렌치를 형성한다. 그리고, 상기 트렌치 내벽에 희생 산화막을 형성한 후 상기 마스크막 및 상기 희생 산화막을 제거하면, 트렌치 상부 에지 부분 및 하부 에지 부분이 라운딩 된 트렌치가 형성된다. 이와 같은 반도체 장치 및 그의 제조 방법에 의해서, 트렌치 에지 부분에 집중되는 스트레스를 구조적으로 줄일 수 있고, 따라서 트렌치 격리 특성을 향상시킬 수 있다.

Description

반도체 장치의 트렌치 형성 방법 및 그 구조(A Method of Forming Trench of Semiconductor Device and the Structure of the Same)

본 발명은 반도체 장치의 트렌치(trench) 형성 방법 및 그 구조에 관한 것으로, 좀 더 구체적으로는 트렌치 격리(trench isolation) 형성시 트렌치 에지(edge) 부분에 집중되는 스트레스(stress)를 구조적으로 줄이는 반도체 장치의 트렌치 형성 방법 및 그 구조에 관한 것이다.

소자가 고집적화되고 디자인 룰(design rule)이 감소함에 따라 소자 격리 영역의 마진(margin)이 줄어들고 있다. 이에 따라, 여러 가지 구조의 소자 격리 형성 공정이 수행되어 왔다.

종래 소자 격리 영역 형성 공정으로서 LOCOS(LOCal Oxidation of Silicon) 및 SEPOX(Selective Polysilicon Oxidation Technology) 등의 방법이 디자인 룰 0.5 ㎛ 이상의 소자에서는 우수한 소자 격리 특성을 나타냈으나, 디자인 룰 0.35 ㎛ 이하의 소자에서는 소자 격리 마진이 취약해지는 문제점이 발생되었다.

따라서, 더욱 진보된 STI(Shallow Trench Isolation) 방법이 도입되었다.

도 1은 종래의 반도체 장치의 트렌치 격리 구조를 보여주는 단면도이다.

도 1을 참조하면, 반도체 장치의 트렌치 격리는, 반도체 기판(10)을 식각 하여 형성된 트렌치(12)와, 상기 트렌치(12)를 채워서 형성된 트렌치 격리용 절연막(16)을 포함한다.

상기 트렌치(12)의 상부 에지 부분(13)과 하부 에지 부분(14)은 거의 직각으로 형성되어 있다. 이때, 특히 상기 트렌치 하부 에지 부분(14)에 스트레스가 집중되어 플레인 피트(plane pit)(<111>면)가 발생되고, 또한 상기 트렌치 격리용 절연막(16)과 반도체 기판(10)의 열팽창(thermal expansion)의 차이에 의해 상기 트렌치 내벽에 얕은 피트(shallow pit)가 생기는 문제점이 발생된다.

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 에지 부분에 집중되는 스트레스를 구조적으로 줄일 수 있는 반도체 장치의 트렌치 형성 방법 및 그 구조를 제공함에 그 목적이 있다.

도 1은 종래의 반도체 장치의 트렌치 격리 구조를 보여주는 단면도;

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 장치의 트렌치 형성 방법을 순차적으로 보여주는 단면도.

* 도면의 주요 부분에 대한 부호의 설명

10, 100 : 반도체 기판 12, 106, 106a : 트렌치

13, 109 : 트렌치 상부 에지 14, 110 : 트렌치 하부 에지

16 : 트렌치 격리용 절연막 102 : 패드 산화막

104 : 질화막 108 : 희생 산화막

(구성)

상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 트렌치 형성 방법은, 반도체 기판 상에 트렌치 영역을 정의하여 마스크막을 형성하되, 상기 트렌치 영역의 폭이 원하는 트렌치 영역의 폭 보다 상대적으로 작게 형성되도록 하는 단계와; 상기 마스크막에 의해 오픈된 반도체 기판의 일부를 식각 하되, 상기 마스크막 하부의 반도체 기판의 일부가 언더 컷 되도록 하는 제 1 식각 단계와; 상기 오픈된 반도체 기판을 수직 식각 하는 제 2 식각 단계와; 상기 제 1 및 제 2 식각에 의해 형성된 트렌치 내벽에 희생 산화막을 형성하는 단계와; 상기 마스크막 및 희생 산화막을 제거하여 상기 트렌치 상부 에지 부분 및 하부 에지 부분이 라운딩 된 트렌치를 형성하는 단계를 포함한다.

이 방법의 바람직한 실시예에 있어서, 상기 마스크막 형성은, 상기 반도체 기판 상에 패드 산화막을 형성하는 단계와; 상기 패드 산화막 상에 질화막을 형성하는 단계와; 상기 질화막 상에 산화막을 형성하는 단계를 포함한다.

이 방법의 바람직한 실시예에 있어서, 상기 제 1 식각은, 등방성 식각이고, 상기 제 2 식각은 비등방성 식각이다.

상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 트렌치 구조는, 반도체 기판을 식각 하여 형성된 트렌치 구조에 있어서, 상기 트렌치는, 트렌치 상부가 깔때기의 입구와 같이 어느 정도 경사를 갖도록 형성되고, 상기 트렌치 상부의 에지 부분 및 상기 트렌치 하부의 에지 부분을 포함하여 라운드 지게 형성된 트렌치 내벽을 갖는다.

(작용)

본 발명에 의한 반도체 장치의 트렌치 형성 방법 및 그 구조는 트렌치 격리 형성시 트렌치의 상부 에지 부분 및 하부 에지 부분에 집중되는 스트레스를 줄인다.

(실시예)

도 2e를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 트렌치 형성 방법 및 그 구조는, 반도체 기판 상에 트렌치 영역을 정의하여 마스크막을 형성한다. 이때, 상기 트렌치 영역의 폭은 후속 희생 산화막(sacrificial oxide) 공정에 의해 커지게 되므로 원하는 트렌치 영역의 폭 보다 상대적으로 작게 형성한다. 상기 마스크막에 의해 오픈된 반도체 기판의 일부를 등방성 식각으로 일차 식각하고, 이어서 비등방성 식각으로 이차 식각 하여 깔때기(funnel) 입구와 같이 어느 정도 경사진 트렌치 상부를 갖는 트렌치를 형성한다. 그리고, 상기 트렌치 내벽에 희생 산화막을 형성한 후 상기 마스크막 및 상기 희생 산화막을 제거하면, 트렌치 상부 에지 부분 및 하부 에지 부분이 라운딩 된 트렌치가 형성된다. 이와 같은 반도체 장치 및 그의 제조 방법에 의해서, 트렌치 에지 부분에 집중되는 스트레스를 구조적으로 줄일 수 있고, 따라서 트렌치 격리 특성을 향상시킬 수 있다.

이하, 도 2a 내지 도 2e를 참조하여 본 발명의 실시예를 상세히 설명한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 장치의 트렌치 형성 방법을 순차적으로 보여주는 단면도이다.

상기 도 2e를 참조하여 본 발명의 실시예에 따른 반도체 장치의 트렌치 구조를 설명한다.

도 2e에 있어서, 본 발명의 실시예에 따른 반도체 장치의 트렌치(106a) 구조는, 반도체 기판(100)을 식각 하여 형성되어 있되, 그 상부가 깔때기의 입구와 같이 어느 정도 경사를 갖도록 형성되어 있다. 그리고, 상기 트렌치 상부의 에지 부분(109) 및 상기 트렌치 하부의 에지 부분(110)을 포함하여 상기 트렌치(106a) 내벽이 라운드(round) 지게 형성되어 있다.

상술한 바와 같은 반도체 장치의 트렌치 형성 방법은 다음과 같다.

도 2a를 참조하면, 본 발명의 실시예에 따른 트렌치 형성 방법은 먼저, 반도체 기판(100) 상에 패드 산화막(pad oxide layer)(102) 및 질화막(104)을 차례로 형성한다. 그리고, 상기 질화막(104) 식각을 용이하게 하는 HTO(High Temperature Oxidation) 산화막(도면에 미도시)을 형성한다.

이어서, 이 분야에서 잘 알려진 포토리소그라피 공정을 사용하여 상기 질화막(104) 상에 트렌치 영역을 정의하고, 상기 산화막 및 질화막(104), 그리고 패드 산화막(102)을 식각 하여 마스크막을 형성한다.

이때, 상기 트렌치 영역의 폭은, 원하는 트렌치 영역의 폭 보다 상대적으로 작게 형성한다. 이것은 후속 희생 산화막 형성 공정에 의해 그 폭이 증가되기 때문이다.

도 2b에 있어서, 상기 마스크막에 의해 오픈된 반도체 기판(100)의 일부를 식각 하되, 등방성 식각 예를 들어, 습식식각을 수행하여 상기 마스크막 하부의 반도체 기판(100)의 일부가 언더 컷(under cut) 되도록 한다.

이어서, 도 2c에서와 같이, 상기 오픈된 반도체 기판(100)을 이방성 식각 예를 들어, 건식 식각으로 상기 반도체 기판(100)이 수직하게 식각 되도록 하여 트렌치(106)를 형성한다.

그러면, 상기 트렌치(106)는, 트렌치 상부가 깔때기의 입구와 같이 어느 정도 경사를 갖도록 형성된다.

다음, 도 2d를 참조하면, 상기 트렌치 내벽에 희생 산화막(108)을 형성한 후, 상기 마스크막 즉, 상기 산화막 및 질화막(104), 그리고 패드 산화막(102)을 제거하면 도 2e에 도시된 바와 같이, 상기 트렌치 내벽이 전체적으로 곡선 형태로 특히, 트렌치 상부 에지 부분(109) 및 하부 에지 부분(110)이 라운딩 된 트렌치(106a)가 형성된다.

상술한 바와 같은 트렌치(106a) 형성 방법 및 그 구조에 의해서, 상기 트렌치(106a)를 절연막으로 채워서 트렌치 격리를 형성하는 경우, 반도체 기판(100)과 상기 절연막의 열팽창 차이에 의해서 발생되는 디펙트(defect) 확률을 줄이게 된다. 특히, 상기 트렌치 상부 에지 부분(109)및 하부 에지 부분(110)에 집중되는 스트레스를 구조적으로 줄이게 된다.

본 발명은 트렌치 에지 부분에 집중되는 스트레스를 구조적으로 줄일 수 있고, 따라서 트렌치 격리 특성을 향상시킬 수 있는 효과가 있다.

Claims (4)

1. 반도체 기판(100) 상에 트렌치 영역을 정의하여 마스크막을 형성하되, 상기 트렌치 영역의 폭이 원하는 트렌치 영역의 폭 보다 상대적으로 작게 형성되도록 하는 단계와;

   상기 마스크막에 의해 오픈된 반도체 기판(100)의 일부를 식각 하되, 상기 마스크막 하부의 반도체 기판(100)의 일부가 언더 컷 되도록 하는 제 1 식각 단계와;

   상기 오픈된 반도체 기판(100)을 수직 식각 하는 제 2 식각 단계와;

   상기 제 1 및 제 2 식각에 의해 형성된 트렌치 내벽에 희생 산화막(108)을 형성하는 단계와;

   상기 마스크막 및 희생 산화막(108)을 제거하여 상기 트렌치 상부 에지 부분(109) 및 하부 에지 부분(110)이 라운딩 된 트렌치(106a)를 형성하는 단계를 포함하는 반도체 장치의 트렌치 형성 방법.
2. 제 1 항에 있어서,

   상기 마스크막 형성은, 상기 반도체 기판(100) 상에 패드 산화막(102)을 형성하는 단계와;

   상기 패드 산화막(102) 상에 질화막(104)을 형성하는 단계와;

   상기 질화막(104) 상에 산화막을 형성하는 단계를 포함하는 반도체 장치의 트렌치 형성 방법.
3. 제 1 항에 있어서,

   상기 제 1 식각은, 등방성 식각이고, 상기 제 2 식각은 비등방성 식각인 반도체 장치의 트렌치 형성 방법.
4. 반도체 기판(100)을 식각 하여 형성된 트렌치 구조에 있어서,

   상기 트렌치(106a)는, 트렌치 상부가 깔때기(funnel)의 입구와 같이 어느 정도 경사를 갖도록 형성되고,

   상기 트렌치 상부의 에지 부분(109) 및 상기 트렌치 하부의 에지 부분(110)을 포함하여 라운드(round) 지게 형성된 트렌치 내벽을 갖는 것을 특징으로 하는 반도체 장치의 트렌치 구조.