JPH02222160A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に半導体基
板に溝堀りを行い、該溝に囲まれた島の底部のみを誘電
体化して、誘電体分離された半導体島を形成する方法に
関する。

（従来の技術） 半導体装置の高集積化は進む一方であり、高集積化に伴
う重大な問題の１つに素子分離の問題がある。素子領域
を低減させることなく、完全な素子分離をおこなうべく
様々な工夫がなされている。

その１つに、半導体基板表面に溝を掘り、該溝に囲まれ
た島の底部のみを誘電体化し、誘電体分離ノナサｉｎ、
りＳ　ＯＩ　　（ＳＩＬＩＣＯＮ　ＯＮ　ｌＮ５ＵＬＡ
ＴＯＲ）構造の半導体島を形成した半導体基板（以下Ｓ
ＯＩ基板と称す）がある。

このＳＯＩ基板では、各半導体島領域は、溝および各島
の底部の誘電体化された領域によって完全に絶縁分離さ
れているため、通常のＣＭＯ８構造で問題となるラッチ
アップ現象を完全に除去でき、超高信頼性のＣＭ’　Ｏ
Ｓ半導体装置を形成できるという利点がある。

ところで、このような従来のＳｏｌ基板は、例えば次に
示す方法で製造されている。

まず、第３図（ａ）に示すように、熱酸化法によりシリ
コン基板１表面に酸化シリコン膜２ａを形成すると共に
、さらに窒化シリコン膜（Ｓ　ｉ３Ｎ４　）２ｂおよび
ＨＴＯ酸化膜２ｃを順次堆積し、フォトリソ法により、
これらをパターニングし、トレンチ（溝）形成時に用い
られる第１のマスクパターン２を形成し、このマスクパ
ターンをエツチングマスクとして反応性イオンエツチン
グにより、溝Ｖ１を形成する。

次いで、第３図（ｂ）に示すように、熱酸化法により、
該トレンチの側壁および底面に酸化シリコン膜３ａを形
成し、さらに、窒化シリコン膜３ｂおよびＨＴＯ酸化膜
３ｃを順次堆積した後、反応性イオンエツチングにより
、該トレンチの底面および前記マスクパターン２上のＨ
ＴＯ酸化酸化膜／窒化シリコン酸／酸化シリコン膜方性
エツチングにより１、エツチング除去し、トレンチ底部
のシリコン基板表面を露呈せしめる。この結果、トレン
チ側壁に酸化シリコン膜３ａと窒化シリコン膜３ｂとＨ
ＴＯ酸化膜３ｃとからなる第２のマスクパターン３が残
る。

この後、第３図（ｃ）に示すように、これら第１および
第２のマスクパターンをエツチングマスクとして等方性
エツチングを行い、孔領域４を形成する。

続いて、熱酸化を行うと、第３図（ｄ）に示すように、
該孔領域４を囲む領域が酸化され、熱酸化膜５によって
シリコン基板と誘電体分離された半導体島６が形成され
る。

そして最後に、第３図（ｅ）に示すように、第１−およ
び第２のマスクパターンを除去すると共に、この溝およ
び孔領域４内に埋め込み酸化膜７を堆積し、ＳＯＩ型構
造の半導体島を有する半導体基板を形成する。

しかしながら、この方法では、溝の底部を熱酸化するに
際し、酸化速度が遅く、幅広の半導体島を形成しようと
すると、長時間にわたる高温酸化が必要となり、その結
果、エツチングマスクとして用いている窒化シリコン膜
からのストレスにより結晶欠陥が生じやすいという問題
がある。このため、無欠陥の半導体島を形成しようとす
ると、幅の広い半導体島の形成は困難であった。

（発明が解決しようとする問題点） このように、従来の誘電体分離の方法では、幅の広い半
導体島を形成しようとすると長時間にわたる高温酸化が
必要となるため、欠陥を生じることなく幅の広い半導体
島を形成するのは極めて困難であった。

本発明は、前記実情に鑑みてなされたもので、結晶欠陥
のない、Ｓｏｌ構造の半導体島を有する半導体装置の製
造方法を提供することを目的とする。

そこで本発明では、酸化膜を形成すべき、溝の底部領域
を、予め高濃度の不純物領域としておき、こののち、こ
の高濃度の不純物領域に対し、熱酸化を行うようにして
いる。

（作用） すなわち、高濃度の不純物領域は酸化速度が速いことに
着目してなされたもので、酸化に先立ちまず、酸化すべ
き領域を高濃度の不純物領域としておき、この領域に対
し高速度で酸化をおこなうようにしている。

従って、短い時間で大領域の酸化が可能となり。

結晶欠陥を生じることなく幅の広い酸化領域を形成する
ことができる。

（実施例） 次に、本発明の実施例について図面を参照しつつ詳細に
説明する。

第１図（ａ）乃至第１図（ｆ）は、本発明実施例のＳＯ
Ｉ基板の製造工程を示す図である。

まず、熱酸化法よりシリコン基板１１表面に、膜厚的４
００Ａの酸化シリコン膜１２ａを形成すると共に、さら
に膜厚的１００ＯＡの窒化シリコン膜（Ｓ　ｉ３Ｎ４　
）１２ｂおよび酸化シリコン膜１２ｃを順次ＣＶＤ法に
より堆積し、フォトリソ法によって、これらをパターニ
ングすることにより、トレンチ（溝）形成時に用いられ
る第１のマスクパターン１２を形成する。そして、この
第１のマスクパターン１２をエツチングマスクとして反
応性イオンエツチングにより、第１図（ａ）に示すよう
に、溝Ｖ１を形成する。

次いで、熱酸化法により、該トレンチの側壁および底面
に酸化シリコン膜１３ａを形成し、さらに、窒化シリコ
ン膜１３ｂを順次堆積する。そして、第１図（ｂ）に示
すように、反応性イオンエツチングにより、該トレンチ
の底面および前記マスクパターン］２上の酸化シリコン
酸化膜／窒化シリコン膜をエツチング除去し、トレンチ
底部のシリコン基板表面を露呈せしめる。この結果、ト
レンチ側壁に酸化シリコン膜１３ａと窒化シリコン膜１
３ｂとからなる第２のマスクパターン１３が残る。

この後、第１図（ｃ）に示すように、これら第１および
第２のマスクパターンをエツチングマスクとして、テト
ラフルオルメタンＣＦ４と酸素０２とを反応性ガスとし
て用いたプラスマエッチングにより等方性エツチングを
行い、孔領域１４を形成する。

ここまでの工程は、従来の方法と同様であるが次の７１
−程が、本発明の特徴とするところである。

続いて、第１図（ｄ）に示すように、前記第１および第
２のマスクパターンをマスクとして、オキシ塩化リンＰ
ＯＣρ３等を拡散源として不純物拡散を行い、トレンチ
底部のシリコン基板表面に高濃度のｎ型不純物層１８を
形成する。この不純物濃度は１０２０ｃｍ−”程度とす
る。

次に、第１図（ｅ）に示すように９００℃、３６０分間
の熱水蒸気中での熱酸化を行うと、このトレンチ底部の
ｎ型不純物層１８が酸化され、孔領域１４を囲むように
厚さ２．２μｍの熱酸化膜１５が形成される。この熱酸
化膜１５によってシリコン基板と誘電体分離された半導
体島１６が形成される。

そして最後に、第１図（ｆ）に示すように、第］および
第２のマスクパターンを除去すると共に、この溝および
孔内に埋め込み酸化膜１７を堆積し、Ｓｏｌ型構造の半
導体島１６を有する半導体基板を形成する。

ところで、第２図に示すように幅ＷＳｉが３μｍのＳＯ
Ｉ型構造のシリコン島１１１を形成する場合を考える。

ここで、等方性エツチングおよび熱酸化膜の食い込み幅
Ｗｅ、熱酸化膜１０９形成によるシリコン中への酸化膜
食い込み幅をＷｏｘとすると、シリコン島１１１の幅Ｗ
Ｓｉは次式で表される。

ＷＳｉ＝　（Ｗｅ　＋ＷＯＸ）　Ｘ　２ここで、等方性
エツチングおよび熱酸化膜の食い込み幅Ｗｅが０．　５
ｐｍの場合、ＷＳｉ＝３４ｍを得るための熱酸化膜１０
９形成によるシリコン中への酸化膜食い込み幅Ｗｏｘは
１．０μｍとなる。

ここで、Ｗｏｘ＝１．０μｍを得るために必要な熱酸化
膜１０９の膜厚は約２，２μｍである。

ところで、この約２．２μｍの酸化膜を得る場合、従来
の低濃度基板をそのまま酸化する方法では、９００°Ｃ
，１，５００分間の熱水蒸気中での熱酸化が必要であっ
た。

これに対し、上記本発明の実施例のように高濃度の１層
では増速酸化性のため、３６０分ですむ。

このように、本発明の方法によれば、熱酸化に要する時
間を従来の４分の１以下と、大幅に短縮することができ
る。

このように、熱酸化時間が少なくて済むため、従来の方
法の場合のように、耐酸化性膜としての窒化シリコン膜
からのストレスにより島内に結晶欠陥が発生したりする
不都合がほとんど皆無となり、高品質の半導体島を得る
ことが可能となり、この島内に形成される素子の信頼性
の向上を計ることが可能となる。

なお、この方法は、幅の大きい半導体島を形成する場合
のみならず、幅の小さい半導体島を形成する場合にも有
効であり、酸化時間の短縮により高品質化をはかること
ができることは言うまでもない。

〔発明の効果〕

以上説明してきたように、本発明の方法によれば、ＳＯ
Ｉ構造の半導体島を形成するに際し、酸化膜を形成すべ
き溝の底部領域を予め酸化速度の速い高濃度の不純物領
域としておき、この高濃度の不純物領域に対し、熱酸化
を行うようにしているため、短い時間で大領域の酸化が
可能となり、結晶欠陥を生じることなく幅の広い半導体
島を得ることができる。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｆ）は本発明実施例のＳｏｌ
構造のシリコン島を有する半導体基板の製造工程図、第
２図は同半導体島の説明図、第３図（ａ）乃至第３図（
ｅ）は従来例のＳＯＩ構造のシリコン島を有する半導体
基板の製造工程図である。 １．１１・・・シリコン基板、２ａ、１２ａ・・酸化シ
リコン膜、２ｂ、１２ｂ・・・窒化シリコン膜、２Ｃ・
・・ＨＴＯ酸化膜、１２ｃ・・・酸化シリコン膜、２．
１．２．・・・第１のマスクパターン、Ｖｌ・・・溝、
３ａ、１．３ａ−・・酸化シリコン膜、３ｂ、１３ｂ・
窒化シリコン膜、３１３・・・第２のマスクバタン、４
，１４・・孔領域、５．］５・・・熱酸化膜、６１６・
・・半導体島、７．１７・・酸化シリコン膜、］８・・
・ｎ型不純物層。 代理人　　弁理士　　三　好　秀　和 （ｅ） 第３図

Claims (1)

【特許請求の範囲】
1. 半導体基板表面に溝を掘り、該溝に囲まれた島の底部の
   みを誘電体化し、誘電体分離のなされた半導体島を有す
   る半導体装置の製造方法において、半導体基板基板表面
   に溝を形成する溝形成工程と、該溝の底部に選択的に高
   濃度の不純物領域を形成する不純物領域形成工程と、前
   記不純物領域を酸化し、前記溝に囲まれた半導体島を半
   導体基板から誘電体分離する誘電体分離工程とを含むこ
   とを特徴とする半導体装置の製造方法。