JP3393286B2 - パターンの形成方法 - Google Patents
パターンの形成方法Info
- Publication number
- JP3393286B2 JP3393286B2 JP12217996A JP12217996A JP3393286B2 JP 3393286 B2 JP3393286 B2 JP 3393286B2 JP 12217996 A JP12217996 A JP 12217996A JP 12217996 A JP12217996 A JP 12217996A JP 3393286 B2 JP3393286 B2 JP 3393286B2
- Authority
- JP
- Japan
- Prior art keywords
- width
- mask layer
- etching
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
- H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本願の発明は、半導体装置を
製造する際のパターンの形成方法に関するものである。
製造する際のパターンの形成方法に関するものである。
【０００２】
【従来の技術】半導体装置を微細化するためには、微細
なパターンを形成する必要がある。しかし、パターンを
形成するためのエッチングにおけるマスク層としては、
リソグラフィによってパターニングされたレジストが一
般に用いられるので、リソグラフィをそのまま利用する
だけでは、パターンの微細度もリソグラフィの解像度の
限界によって決定される。
なパターンを形成する必要がある。しかし、パターンを
形成するためのエッチングにおけるマスク層としては、
リソグラフィによってパターニングされたレジストが一
般に用いられるので、リソグラフィをそのまま利用する
だけでは、パターンの微細度もリソグラフィの解像度の
限界によって決定される。
【０００３】そこで、リソグラフィの限界の解像度でパ
ターニングされたレジストを加熱して軟化・変形させる
ことによってレジストの開口部の幅を狭め、この変形さ
せたレジストをマスクにしてエッチングを行うことによ
って、リソグラフィの限界の解像度よりも狭い間隔のパ
ターンを形成する従来例が考えられている（例えば、特
開平４−３６４０２１号公報）。
ターニングされたレジストを加熱して軟化・変形させる
ことによってレジストの開口部の幅を狭め、この変形さ
せたレジストをマスクにしてエッチングを行うことによ
って、リソグラフィの限界の解像度よりも狭い間隔のパ
ターンを形成する従来例が考えられている（例えば、特
開平４−３６４０２１号公報）。
【０００４】
【発明が解決しようとする課題】しかし、上述の従来例
でも、レジストの開口部の幅は狭められるものの、レジ
ストの被覆部の幅が逆に広げられて、エッチングで残さ
れる部分の幅が広げられる。このため、ラインアンドス
ペースのパターンのピッチは変わらず、全体としてはリ
ソグラフィの限界の解像度よりも高い解像度でパターン
を形成することができなかった。
でも、レジストの開口部の幅は狭められるものの、レジ
ストの被覆部の幅が逆に広げられて、エッチングで残さ
れる部分の幅が広げられる。このため、ラインアンドス
ペースのパターンのピッチは変わらず、全体としてはリ
ソグラフィの限界の解像度よりも高い解像度でパターン
を形成することができなかった。
【０００５】
【課題を解決するための手段】請求項１のパターンの形
成方法は、第１の幅の被覆部と第２の幅の開口部とが同
一の方向へ順次に繰り返されている第１のマスク層を下
地上に形成する工程と、前記第１のマスク層を軟化・変
形させて、前記被覆部の幅を前記第１の幅よりも広い第
３の幅にすると共に、前記開口部の幅を前記第２の幅よ
りも狭い第４の幅にする工程と、前記第３の幅の被覆部
と前記第４の幅の開口部とを有する前記第１のマスク層
をマスクにして、前記下地に対して第１のエッチングを
行う工程と、前記第１のエッチングの後に、前記第１の
マスク層を侵食して、前記被覆部の幅を前記第１の幅よ
りも狭い第５の幅にすると共に、前記開口部の幅を前記
第２の幅よりも広い第６の幅にする工程と、前記侵食の
後に、前記開口部から露出している前記下地を覆う第２
のマスク層をこの下地に対して自己整合的に形成する工
程と、前記第２のマスク層を形成した後に前記第１のマ
スク層を除去する工程と、前記第１のマスク層を除去し
た後に、前記第２のマスク層をマスクにして前記下地に
対する第２のエッチングを行う工程とを具備することを
特徴としている。
成方法は、第１の幅の被覆部と第２の幅の開口部とが同
一の方向へ順次に繰り返されている第１のマスク層を下
地上に形成する工程と、前記第１のマスク層を軟化・変
形させて、前記被覆部の幅を前記第１の幅よりも広い第
３の幅にすると共に、前記開口部の幅を前記第２の幅よ
りも狭い第４の幅にする工程と、前記第３の幅の被覆部
と前記第４の幅の開口部とを有する前記第１のマスク層
をマスクにして、前記下地に対して第１のエッチングを
行う工程と、前記第１のエッチングの後に、前記第１の
マスク層を侵食して、前記被覆部の幅を前記第１の幅よ
りも狭い第５の幅にすると共に、前記開口部の幅を前記
第２の幅よりも広い第６の幅にする工程と、前記侵食の
後に、前記開口部から露出している前記下地を覆う第２
のマスク層をこの下地に対して自己整合的に形成する工
程と、前記第２のマスク層を形成した後に前記第１のマ
スク層を除去する工程と、前記第１のマスク層を除去し
た後に、前記第２のマスク層をマスクにして前記下地に
対する第２のエッチングを行う工程とを具備することを
特徴としている。
【０００６】請求項２のパターンの形成方法は、請求項
１のパターンの形成方法において、レジストを前記第１
のマスク層として用い、前記下地の露出部を酸化させて
形成した酸化膜を前記第２のマスク層として用いること
を特徴としている。
１のパターンの形成方法において、レジストを前記第１
のマスク層として用い、前記下地の露出部を酸化させて
形成した酸化膜を前記第２のマスク層として用いること
を特徴としている。
【０００７】請求項３のパターンの形成方法は、請求項
１のパターンの形成方法において、前記第１及び第２の
エッチングが等方性エッチングであることを特徴として
いる。
１のパターンの形成方法において、前記第１及び第２の
エッチングが等方性エッチングであることを特徴として
いる。
【０００８】請求項４のパターンの形成方法は、請求項
１のパターンの形成方法において、前記第１及び第２の
エッチングが異方性エッチングであることを特徴として
いる。
１のパターンの形成方法において、前記第１及び第２の
エッチングが異方性エッチングであることを特徴として
いる。
【０００９】請求項５のパターンの形成方法は、請求項
１のパターンの形成方法において、前記第１及び第２の
エッチングの一方が等方性エッチングであり、他方が異
方性エッチングであることを特徴としている。
１のパターンの形成方法において、前記第１及び第２の
エッチングの一方が等方性エッチングであり、他方が異
方性エッチングであることを特徴としている。
【００１０】請求項６のパターンの形成方法は、請求項
１のパターンの形成方法において、前記第２のエッチン
グの後に前記第２のマスク層を除去する工程と、前記第
２のマスク層を除去した後に、前記下地の被エッチング
部を絶縁膜で埋める工程と、前記被エッチング部を前記
絶縁膜で埋めた後に、前記第１のマスク層の形成から前
記第２のエッチングまでとは前記被覆部と前記開口部と
の繰り返し方向を異ならせて、これら第１のマスク層の
形成から第２のエッチングまでを再度行う工程とを具備
することを特徴としている。
１のパターンの形成方法において、前記第２のエッチン
グの後に前記第２のマスク層を除去する工程と、前記第
２のマスク層を除去した後に、前記下地の被エッチング
部を絶縁膜で埋める工程と、前記被エッチング部を前記
絶縁膜で埋めた後に、前記第１のマスク層の形成から前
記第２のエッチングまでとは前記被覆部と前記開口部と
の繰り返し方向を異ならせて、これら第１のマスク層の
形成から第２のエッチングまでを再度行う工程とを具備
することを特徴としている。
【００１１】請求項７のパターンの形成方法は、請求項
６のパターンの形成方法において、レジストを前記第１
のマスク層として用い、前記下地の露出部を酸化させて
形成した酸化膜を前記第２のマスク層として用いること
を特徴としている。
６のパターンの形成方法において、レジストを前記第１
のマスク層として用い、前記下地の露出部を酸化させて
形成した酸化膜を前記第２のマスク層として用いること
を特徴としている。
【００１２】請求項８のパターンの形成方法は、請求項
６のパターンの形成方法において、前記第１及び第２の
エッチングが等方性エッチングであることを特徴として
いる。
６のパターンの形成方法において、前記第１及び第２の
エッチングが等方性エッチングであることを特徴として
いる。
【００１３】請求項９のパターンの形成方法は、請求項
６のパターンの形成方法において、前記第１及び第２の
エッチングが異方性エッチングであることを特徴として
いる。
６のパターンの形成方法において、前記第１及び第２の
エッチングが異方性エッチングであることを特徴として
いる。
【００１４】請求項１０のパターンの形成方法は、請求
項６のパターンの形成方法において、前記第１及び第２
のエッチングの一方が等方性エッチングであり、他方が
異方性エッチングであることを特徴としている。
項６のパターンの形成方法において、前記第１及び第２
のエッチングの一方が等方性エッチングであり、他方が
異方性エッチングであることを特徴としている。
【００１５】請求項１、２のパターンの形成方法では、
第１のマスク層の開口部が当初に有していた第２の幅よ
りも狭い第４の幅で下地がエッチングされる。また、第
１のマスク層の被覆部が当初に有していた第１の幅より
も狭い第５の幅で下地がエッチングされる。従って、第
１のマスク層の一つのピッチ内の互いに分離された二つ
の領域において下地をエッチングすることができる。
第１のマスク層の開口部が当初に有していた第２の幅よ
りも狭い第４の幅で下地がエッチングされる。また、第
１のマスク層の被覆部が当初に有していた第１の幅より
も狭い第５の幅で下地がエッチングされる。従って、第
１のマスク層の一つのピッチ内の互いに分離された二つ
の領域において下地をエッチングすることができる。
【００１６】請求項３のパターンの形成方法では、矩形
の断面が一つの方向に繰り返されているパターンに下地
がエッチングされる。
の断面が一つの方向に繰り返されているパターンに下地
がエッチングされる。
【００１７】請求項４のパターンの形成方法では、谷状
の断面が一つの方向に繰り返されているパターンに下地
がエッチングされる。
の断面が一つの方向に繰り返されているパターンに下地
がエッチングされる。
【００１８】請求項５のパターンの形成方法では、矩形
の断面と谷状の断面とが交互に一つの方向に繰り返され
ているパターンに下地がエッチングされる。
の断面と谷状の断面とが交互に一つの方向に繰り返され
ているパターンに下地がエッチングされる。
【００１９】請求項６、７のパターンの形成方法では、
第１のマスク層の被覆部及び開口部の互いに異なる繰り
返し方向の各々のピッチ内における互いに分離された二
つの領域において下地をエッチングすることができる。
第１のマスク層の被覆部及び開口部の互いに異なる繰り
返し方向の各々のピッチ内における互いに分離された二
つの領域において下地をエッチングすることができる。
【００２０】請求項８のパターンの形成方法では、矩形
の断面が二つの方向に繰り返されているパターンに下地
がエッチングされる。
の断面が二つの方向に繰り返されているパターンに下地
がエッチングされる。
【００２１】請求項９のパターンの形成方法では、谷状
の断面が二つの方向に繰り返されているパターンに下地
がエッチングされる。
の断面が二つの方向に繰り返されているパターンに下地
がエッチングされる。
【００２２】請求項１０のパターンの形成方法では、矩
形の断面と谷状の断面とが交互に二つの方向に繰り返さ
れているパターンに下地がエッチングされる。
形の断面と谷状の断面とが交互に二つの方向に繰り返さ
れているパターンに下地がエッチングされる。
【００２３】
【発明の実施の形態】以下、ラインアンドスペースのパ
ターンの形成に適用した本願の発明の第１〜第３実施形
態、及びドットのパターンの形成に適用した本願の発明
の第４実施形態を、図１〜５を参照しながら説明する。
ターンの形成に適用した本願の発明の第１〜第３実施形
態、及びドットのパターンの形成に適用した本願の発明
の第４実施形態を、図１〜５を参照しながら説明する。
【００２４】図１、２が、第１実施形態を示している。
この第１実施形態では、図１（ａ）に示す様に、Ｓｉ基
体１１上に、幅ａの被覆部１２ａと幅ｂの開口部１２ｂ
とが同一の方向へ順次に繰り返されているレジスト１２
を、ｇ線やｉ線やエキシマレーザ等を用いる通常のリソ
グラフィによって形成する。
この第１実施形態では、図１（ａ）に示す様に、Ｓｉ基
体１１上に、幅ａの被覆部１２ａと幅ｂの開口部１２ｂ
とが同一の方向へ順次に繰り返されているレジスト１２
を、ｇ線やｉ線やエキシマレーザ等を用いる通常のリソ
グラフィによって形成する。
【００２５】次に、熱処理でレジスト１２を軟化・変形
させることによって、図１（ｂ）に示す様に、被覆部１
２ａの幅をｊに広げると共に開口部１２ｂの幅をｋに狭
める。そして、レジスト１２をマスクにしてＣＦ4 等の
ガスでＳｉ基体１１を異方性エッチングすることによっ
て、図１（ｃ）に示す様に、断面が矩形の溝１３をＳｉ
基体１１に形成する。
させることによって、図１（ｂ）に示す様に、被覆部１
２ａの幅をｊに広げると共に開口部１２ｂの幅をｋに狭
める。そして、レジスト１２をマスクにしてＣＦ4 等の
ガスでＳｉ基体１１を異方性エッチングすることによっ
て、図１（ｃ）に示す様に、断面が矩形の溝１３をＳｉ
基体１１に形成する。
【００２６】次に、レジスト１２を途中まで灰化するこ
とによって、図１（ｄ）に示す様に、被覆部１２ａの幅
をｌに狭めると共に開口部１２ｂの幅をｍに広げる。そ
の後、図２（ａ）に示す様に、レジスト１２に覆われて
いないＳｉ基体１１の露出部にのみ、膜厚が１〜３ｎｍ
程度の自然酸化膜１４を形成する。
とによって、図１（ｄ）に示す様に、被覆部１２ａの幅
をｌに狭めると共に開口部１２ｂの幅をｍに広げる。そ
の後、図２（ａ）に示す様に、レジスト１２に覆われて
いないＳｉ基体１１の露出部にのみ、膜厚が１〜３ｎｍ
程度の自然酸化膜１４を形成する。
【００２７】なお、自然酸化膜１４を形成する代わり
に、レジスト１２が変形しない程度の温度の熱酸化によ
って、レジスト１２に覆われていないＳｉ基体１１の露
出部にのみＳｉＯ2 膜を形成してもよい。その後、図２
（ｂ）に示す様に、レジスト１２を除去して、幅がｌの
開口部１４ａを自然酸化膜１４に形成する。
に、レジスト１２が変形しない程度の温度の熱酸化によ
って、レジスト１２に覆われていないＳｉ基体１１の露
出部にのみＳｉＯ2 膜を形成してもよい。その後、図２
（ｂ）に示す様に、レジスト１２を除去して、幅がｌの
開口部１４ａを自然酸化膜１４に形成する。
【００２８】次に、自然酸化膜１４をマスクにしてＳＦ
6 ＋Ｎ2 等のガスでＳｉ基体１１を異方性エッチングす
ることによって、図２（ｃ）に示す様に、断面が矩形の
溝１５をＳｉ基体１１に形成する。そして、図２（ｄ）
に示す様に、フッ酸等で自然酸化膜１４を除去して、ラ
インアンドスペースのパターンをＳｉ基体１１に形成す
る。
6 ＋Ｎ2 等のガスでＳｉ基体１１を異方性エッチングす
ることによって、図２（ｃ）に示す様に、断面が矩形の
溝１５をＳｉ基体１１に形成する。そして、図２（ｄ）
に示す様に、フッ酸等で自然酸化膜１４を除去して、ラ
インアンドスペースのパターンをＳｉ基体１１に形成す
る。
【００２９】図３が、第２実施形態を示している。図３
（ａ）は、第１実施形態の図２（ｃ）の工程における異
方性エッチングの代わりに等方性エッチングを行って、
断面が谷状の溝１５を形成した場合である。また、図３
（ｂ）は、第１実施形態の図１（ｃ）の工程における異
方性エッチングの代わりに等方性エッチングを行って断
面が谷状の溝１３を形成した場合であり、図３（ａ）と
は半周期だけずれたパターンを得ている。
（ａ）は、第１実施形態の図２（ｃ）の工程における異
方性エッチングの代わりに等方性エッチングを行って、
断面が谷状の溝１５を形成した場合である。また、図３
（ｂ）は、第１実施形態の図１（ｃ）の工程における異
方性エッチングの代わりに等方性エッチングを行って断
面が谷状の溝１３を形成した場合であり、図３（ａ）と
は半周期だけずれたパターンを得ている。
【００３０】図４が、第３実施形態を示している。この
第３実施形態では、第１実施形態の図１（ｃ）及び図２
（ｃ）の両方の工程における異方性エッチングの代わり
に等方性エッチングを行って、断面が谷状の溝１３、１
５を形成している。
第３実施形態では、第１実施形態の図１（ｃ）及び図２
（ｃ）の両方の工程における異方性エッチングの代わり
に等方性エッチングを行って、断面が谷状の溝１３、１
５を形成している。
【００３１】図５が、第４実施形態を示している。この
第４実施形態でも、図２（ｄ）に示した様に溝１３、１
５から成る断面が矩形のパターンをＳｉ基体１１の表面
に形成するまでは、上述の第１実施形態と実質的に同様
の工程を実行する。しかし、この第４実施形態では、そ
の後、図５（ａ）に示す様に、ＴＥＯＳ等を原料とする
ＣＶＤ法でＳｉ基体１１上にＳｉＯ2 膜１６を堆積さ
せ、溝１３、１５のみを埋めるまでＳｉＯ2 膜１６を研
磨する。
第４実施形態でも、図２（ｄ）に示した様に溝１３、１
５から成る断面が矩形のパターンをＳｉ基体１１の表面
に形成するまでは、上述の第１実施形態と実質的に同様
の工程を実行する。しかし、この第４実施形態では、そ
の後、図５（ａ）に示す様に、ＴＥＯＳ等を原料とする
ＣＶＤ法でＳｉ基体１１上にＳｉＯ2 膜１６を堆積さ
せ、溝１３、１５のみを埋めるまでＳｉＯ2 膜１６を研
磨する。
【００３２】そして、今度は、上述の第１実施形態にお
けるレジスト１２とは被覆部と開口部との繰り返し方向
が直交しているレジスト（図示せず）をＳｉ基体１１及
びＳｉＯ2 膜１６上でパターニングし、第１実施形態に
おける図１（ａ）〜図２（ｄ）の工程を再び実行する。
この結果、図５（ｂ）に示す様に、行列状に並んでいる
ドットのパターンがＳｉ基体１１から形成される。
けるレジスト１２とは被覆部と開口部との繰り返し方向
が直交しているレジスト（図示せず）をＳｉ基体１１及
びＳｉＯ2 膜１６上でパターニングし、第１実施形態に
おける図１（ａ）〜図２（ｄ）の工程を再び実行する。
この結果、図５（ｂ）に示す様に、行列状に並んでいる
ドットのパターンがＳｉ基体１１から形成される。
【００３３】以上の様な第１〜第４実施形態では、図２
（ｄ）からも明らかな様に、リソグラフィによって形成
したレジスト１２の当初のピッチａ＋ｂ内に、互いに分
離された二つの溝１３、１５を形成することができる。
従って、レジスト１２のピッチａ＋ｂがリソグラフィの
限界の解像度であれば、リソグラフィの限界の解像度の
２倍の解像度でラインアンドスペースやドットを形成す
ることができる。
（ｄ）からも明らかな様に、リソグラフィによって形成
したレジスト１２の当初のピッチａ＋ｂ内に、互いに分
離された二つの溝１３、１５を形成することができる。
従って、レジスト１２のピッチａ＋ｂがリソグラフィの
限界の解像度であれば、リソグラフィの限界の解像度の
２倍の解像度でラインアンドスペースやドットを形成す
ることができる。
【００３４】つまり、現状におけるリソグラフィの限界
の解像度では例えば０．２μｍ／０．２μｍのラインア
ンドスペースしか形成することができなくても、０．１
μｍ／０．１μｍ程度のラインアンドスペースやドット
を形成することができ、２世代先の技術に相当するパタ
ーンを容易に得ることができる。
の解像度では例えば０．２μｍ／０．２μｍのラインア
ンドスペースしか形成することができなくても、０．１
μｍ／０．１μｍ程度のラインアンドスペースやドット
を形成することができ、２世代先の技術に相当するパタ
ーンを容易に得ることができる。
【００３５】なお、図５に示した第４実施形態において
も、断面が矩形の溝１３、１５のみならず、図３、４に
示した第２及び第３実施形態と同様に、断面が谷状の溝
１３、１５を形成してもよい。また、以上の第１〜第４
実施形態の何れにおいても、Ｓｉ基体１１を用いている
が、Ｓｉ基体１１の代わりに化合物半導体基体等を用い
ることもできる。
も、断面が矩形の溝１３、１５のみならず、図３、４に
示した第２及び第３実施形態と同様に、断面が谷状の溝
１３、１５を形成してもよい。また、以上の第１〜第４
実施形態の何れにおいても、Ｓｉ基体１１を用いている
が、Ｓｉ基体１１の代わりに化合物半導体基体等を用い
ることもできる。
【００３６】
【発明の効果】請求項１、２のパターンの形成方法で
は、第１のマスク層の一つのピッチ内の互いに分離され
た二つの領域において下地をエッチングすることができ
るので、第１のマスク層の半分のピッチを有する線状の
パターンを形成することができる。従って、第１のマス
ク層のピッチがリソグラフィの限界の解像度であれば、
リソグラフィの限界の解像度の２倍の解像度で線状のパ
ターンを形成することができる。
は、第１のマスク層の一つのピッチ内の互いに分離され
た二つの領域において下地をエッチングすることができ
るので、第１のマスク層の半分のピッチを有する線状の
パターンを形成することができる。従って、第１のマス
ク層のピッチがリソグラフィの限界の解像度であれば、
リソグラフィの限界の解像度の２倍の解像度で線状のパ
ターンを形成することができる。
【００３７】請求項３〜５のパターンの形成方法では、
矩形の断面や谷状の断面や矩形の断面と谷状の断面とが
交互に一つの方向に繰り返されているパターンに下地が
エッチングされるので、矩形や三角形の断面形状を有す
る線状のパターンをリソグラフィの限界の解像度の２倍
の解像度で形成することができる。
矩形の断面や谷状の断面や矩形の断面と谷状の断面とが
交互に一つの方向に繰り返されているパターンに下地が
エッチングされるので、矩形や三角形の断面形状を有す
る線状のパターンをリソグラフィの限界の解像度の２倍
の解像度で形成することができる。
【００３８】請求項６、７のパターンの形成方法では、
第１のマスク層の被覆部及び開口部の互いに異なる繰り
返し方向の各々のピッチ内における互いに分離された二
つの領域において下地をエッチングすることができるの
で、第１のマスク層の半分のピッチを有する点状のパタ
ーンを形成することができる。従って、第１のマスク層
のピッチがリソグラフィの限界の解像度であれば、リソ
グラフィの限界の解像度の２倍の解像度で点状のパター
ンを形成することができる。
第１のマスク層の被覆部及び開口部の互いに異なる繰り
返し方向の各々のピッチ内における互いに分離された二
つの領域において下地をエッチングすることができるの
で、第１のマスク層の半分のピッチを有する点状のパタ
ーンを形成することができる。従って、第１のマスク層
のピッチがリソグラフィの限界の解像度であれば、リソ
グラフィの限界の解像度の２倍の解像度で点状のパター
ンを形成することができる。
【００３９】請求項８〜１０のパターンの形成方法で
は、矩形の断面や谷状の断面や矩形の断面と谷状の断面
とが交互に二つの方向に繰り返されているパターンに下
地がエッチングされるので、矩形や三角形の断面形状を
有する点状のパターンをリソグラフィの限界の解像度の
２倍の解像度で形成することができる。
は、矩形の断面や谷状の断面や矩形の断面と谷状の断面
とが交互に二つの方向に繰り返されているパターンに下
地がエッチングされるので、矩形や三角形の断面形状を
有する点状のパターンをリソグラフィの限界の解像度の
２倍の解像度で形成することができる。
【図１】本願の発明の第１実施形態の前半を工程順に示
す側断面図である。
す側断面図である。
【図２】第１実施形態の後半を工程順に示す側断面図で
ある。
ある。
【図３】本願の発明の第２実施形態で形成したパターン
の側断面図であり、（ａ）と（ｂ）とは互いに半周期だ
けずれたパターンである。
の側断面図であり、（ａ）と（ｂ）とは互いに半周期だ
けずれたパターンである。
【図４】本願の発明の第３実施形態で形成したパターン
の側断面図である。
の側断面図である。
【図５】本願の発明の第４実施形態を示しており、
（ａ）は途中の工程における側断面図、（ｂ）は工程終
了後における平面図である。
（ａ）は途中の工程における側断面図、（ｂ）は工程終
了後における平面図である。
１１ Ｓｉ基体（下地）
１２ レジスト（第１のマスク層）
１２ａ 被覆部
１２ｂ 開口部
１４ 自然酸化膜（第２のマスク層）
１６ ＳｉＯ2 膜（絶縁膜）
Claims (10)
- 【請求項１】 第１の幅の被覆部と第２の幅の開口部と
が同一の方向へ順次に繰り返されている第１のマスク層
を下地上に形成する工程と、 前記第１のマスク層を軟化・変形させて、前記被覆部の
幅を前記第１の幅よりも広い第３の幅にすると共に、前
記開口部の幅を前記第２の幅よりも狭い第４の幅にする
工程と、 前記第３の幅の被覆部と前記第４の幅の開口部とを有す
る前記第１のマスク層をマスクにして、前記下地に対し
て第１のエッチングを行う工程と、 前記第１のエッチングの後に、前記第１のマスク層を侵
食して、前記被覆部の幅を前記第１の幅よりも狭い第５
の幅にすると共に、前記開口部の幅を前記第２の幅より
も広い第６の幅にする工程と、 前記侵食の後に、前記開口部から露出している前記下地
を覆う第２のマスク層をこの下地に対して自己整合的に
形成する工程と、 前記第２のマスク層を形成した後に前記第１のマスク層
を除去する工程と、 前記第１のマスク層を除去した後に、前記第２のマスク
層をマスクにして前記下地に対する第２のエッチングを
行う工程とを具備することを特徴とするパターンの形成
方法。 - 【請求項２】 レジストを前記第１のマスク層として用
い、前記下地の露出部を酸化させて形成した酸化膜を前
記第２のマスク層として用いることを特徴とする請求項
１記載のパターンの形成方法。 - 【請求項３】 前記第１及び第２のエッチングが等方性
エッチングであることを特徴とする請求項１記載のパタ
ーンの形成方法。 - 【請求項４】 前記第１及び第２のエッチングが異方性
エッチングであることを特徴とする請求項１記載のパタ
ーンの形成方法。 - 【請求項５】 前記第１及び第２のエッチングの一方が
等方性エッチングであり、他方が異方性エッチングであ
ることを特徴とする請求項１記載のパターンの形成方
法。 - 【請求項６】 前記第２のエッチングの後に前記第２の
マスク層を除去する工程と、 前記第２のマスク層を除去した後に、前記下地の被エッ
チング部を絶縁膜で埋める工程と、 前記被エッチング部を前記絶縁膜で埋めた後に、前記第
１のマスク層の形成から前記第２のエッチングまでとは
前記被覆部と前記開口部との繰り返し方向を異ならせ
て、これら第１のマスク層の形成から第２のエッチング
までを再度行う工程とを具備することを特徴とする請求
項１記載のパターンの形成方法。 - 【請求項７】 レジストを前記第１のマスク層として用
い、前記下地の露出部を酸化させて形成した酸化膜を前
記第２のマスク層として用いることを特徴とする請求項
６記載のパターンの形成方法。 - 【請求項８】 前記第１及び第２のエッチングが等方性
エッチングであることを特徴とする請求項６記載のパタ
ーンの形成方法。 - 【請求項９】 前記第１及び第２のエッチングが異方性
エッチングであることを特徴とする請求項６記載のパタ
ーンの形成方法。 - 【請求項１０】 前記第１及び第２のエッチングの一方
が等方性エッチングであり、他方が異方性エッチングで
あることを特徴とする請求項６記載のパターンの形成方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12217996A JP3393286B2 (ja) | 1995-09-08 | 1996-04-19 | パターンの形成方法 |
| US08/697,732 US5899746A (en) | 1995-09-08 | 1996-08-29 | Method of forming pattern |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25715895 | 1995-09-08 | ||
| JP7-257158 | 1995-09-08 | ||
| JP12217996A JP3393286B2 (ja) | 1995-09-08 | 1996-04-19 | パターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09134874A JPH09134874A (ja) | 1997-05-20 |
| JP3393286B2 true JP3393286B2 (ja) | 2003-04-07 |
Family
ID=26459359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12217996A Expired - Fee Related JP3393286B2 (ja) | 1995-09-08 | 1996-04-19 | パターンの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5899746A (ja) |
| JP (1) | JP3393286B2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3209169B2 (ja) * | 1997-11-28 | 2001-09-17 | 日本電気株式会社 | ゲート電極の形成方法 |
| US6168906B1 (en) * | 1998-05-26 | 2001-01-02 | The Charles Stark Draper Laboratory, Inc. | Micromachined membrane with locally compliant and stiff regions and method of making same |
| US6828082B2 (en) | 2002-02-08 | 2004-12-07 | Chartered Semiconductor Manufacturing Ltd. | Method to pattern small features by using a re-flowable hard mask |
| AU2002364088A1 (en) * | 2002-12-19 | 2004-07-22 | International Business Machines Corporation | Methods of forming structure and spacer and related finfet |
| US20040266155A1 (en) * | 2003-06-30 | 2004-12-30 | Chartered Semiconductor Manufacturing Ltd. | Formation of small gates beyond lithographic limits |
| DE10348007B4 (de) * | 2003-10-15 | 2008-04-17 | Infineon Technologies Ag | Verfahren zum Strukturieren und Feldeffekttransistoren |
| KR100572327B1 (ko) * | 2004-07-06 | 2006-04-18 | 삼성전자주식회사 | 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법 |
| US7151040B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| US7910288B2 (en) | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
| US7115525B2 (en) | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| US7655387B2 (en) * | 2004-09-02 | 2010-02-02 | Micron Technology, Inc. | Method to align mask patterns |
| US7253118B2 (en) | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US7390746B2 (en) * | 2005-03-15 | 2008-06-24 | Micron Technology, Inc. | Multiple deposition for integration of spacers in pitch multiplication process |
| US7611944B2 (en) | 2005-03-28 | 2009-11-03 | Micron Technology, Inc. | Integrated circuit fabrication |
| US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7560390B2 (en) * | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| US7396781B2 (en) * | 2005-06-09 | 2008-07-08 | Micron Technology, Inc. | Method and apparatus for adjusting feature size and position |
| US7271108B2 (en) * | 2005-06-28 | 2007-09-18 | Lam Research Corporation | Multiple mask process with etch mask stack |
| US7413981B2 (en) * | 2005-07-29 | 2008-08-19 | Micron Technology, Inc. | Pitch doubled circuit layout |
| US8123968B2 (en) * | 2005-08-25 | 2012-02-28 | Round Rock Research, Llc | Multiple deposition for integration of spacers in pitch multiplication process |
| US7816262B2 (en) * | 2005-08-30 | 2010-10-19 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
| US7829262B2 (en) * | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
| US7776744B2 (en) * | 2005-09-01 | 2010-08-17 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US7572572B2 (en) | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7759197B2 (en) | 2005-09-01 | 2010-07-20 | Micron Technology, Inc. | Method of forming isolated features using pitch multiplication |
| US7393789B2 (en) | 2005-09-01 | 2008-07-01 | Micron Technology, Inc. | Protective coating for planarization |
| US7476933B2 (en) | 2006-03-02 | 2009-01-13 | Micron Technology, Inc. | Vertical gated access transistor |
| US7842558B2 (en) * | 2006-03-02 | 2010-11-30 | Micron Technology, Inc. | Masking process for simultaneously patterning separate regions |
| US7902074B2 (en) | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US8003310B2 (en) | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
| US7488685B2 (en) | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US7795149B2 (en) * | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US7723009B2 (en) | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| US7611980B2 (en) * | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US7666578B2 (en) | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US7923373B2 (en) * | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US7737039B2 (en) | 2007-11-01 | 2010-06-15 | Micron Technology, Inc. | Spacer process for on pitch contacts and related structures |
| US7659208B2 (en) | 2007-12-06 | 2010-02-09 | Micron Technology, Inc | Method for forming high density patterns |
| US7790531B2 (en) * | 2007-12-18 | 2010-09-07 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US8030218B2 (en) * | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8076208B2 (en) | 2008-07-03 | 2011-12-13 | Micron Technology, Inc. | Method for forming transistor with high breakdown voltage using pitch multiplication technique |
| US8101497B2 (en) | 2008-09-11 | 2012-01-24 | Micron Technology, Inc. | Self-aligned trench formation |
| US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| TWI420570B (zh) * | 2008-12-22 | 2013-12-21 | 國立交通大學 | 以光阻熱回流處理技術於半導體基板上形成圖形的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4022932A (en) * | 1975-06-09 | 1977-05-10 | International Business Machines Corporation | Resist reflow method for making submicron patterned resist masks |
| NL8105559A (nl) * | 1981-12-10 | 1983-07-01 | Philips Nv | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
-
1996
- 1996-04-19 JP JP12217996A patent/JP3393286B2/ja not_active Expired - Fee Related
- 1996-08-29 US US08/697,732 patent/US5899746A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09134874A (ja) | 1997-05-20 |
| US5899746A (en) | 1999-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393286B2 (ja) | パターンの形成方法 | |
| JP4405484B2 (ja) | 半導体技術における微細ピッチの製造方法 | |
| US20090317978A1 (en) | Manufacturing method of semiconductor device | |
| CN1453638A (zh) | 制造用于纳米压印光刻的亚光刻尺寸线和间隔图案的方法 | |
| CN1681084B (zh) | 在一种材料和用该材料加工的半导体结构中产生图形的方法 | |
| US5256248A (en) | Method for patterning semiconductor | |
| JP2719897B2 (ja) | 位相反転マスク製造方法 | |
| KR0155880B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP3841345B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| JP2715972B2 (ja) | 半導体装置の製造方法 | |
| JPH09102586A (ja) | 半導体装置の製造方法 | |
| JPH04127148A (ja) | マスクおよびそれを用いた半導体装置の製造方法 | |
| JPS6211491B2 (ja) | ||
| JP2006019496A (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| JPH0531819B2 (ja) | ||
| JPH09135017A (ja) | 量子デバイスの製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JP3191769B2 (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20030033808A (ko) | 반도체소자의 얼라인개선용 얼라인키 구조 및 그 제조방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR0172826B1 (ko) | 반도체소자의 활성영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |