KR100253918B1 - 미세 기계 구조체의 제조방법 - Google Patents

미세 기계 구조체의 제조방법 Download PDF

Info

Publication number
KR100253918B1
KR100253918B1 KR1019970047720A KR19970047720A KR100253918B1 KR 100253918 B1 KR100253918 B1 KR 100253918B1 KR 1019970047720 A KR1019970047720 A KR 1019970047720A KR 19970047720 A KR19970047720 A KR 19970047720A KR 100253918 B1 KR100253918 B1 KR 100253918B1
Authority
KR
South Korea
Prior art keywords
layer
etching
sacrificial layer
patterning
polycrystalline silicon
Prior art date
Application number
KR1019970047720A
Other languages
English (en)
Other versions
KR19990025883A (ko
Inventor
백승호
Original Assignee
밍 루
주식회사만도
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 밍 루, 주식회사만도 filed Critical 밍 루
Priority to KR1019970047720A priority Critical patent/KR100253918B1/ko
Publication of KR19990025883A publication Critical patent/KR19990025883A/ko
Application granted granted Critical
Publication of KR100253918B1 publication Critical patent/KR100253918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 미세 기계 구조체의 제조방법에 관한 것으로, 그 목적은 구조체가 변형되어 기판에 달라붙는 것을 방지하는 것이다.
본 발명에 따른 미세 기계 구조체의 제조방법은 희생층(20)을 식각하는데 있어서 구조층(30)인 다결정 실리콘을 증착 후에 곧바로 희생층(20)을 식각하고, 마지막 단계에서 다결정 실리콘을 건식식각 공정으로 패터닝하여 구조체(30a)를 형성하였다. 따라서 구조체(30a)가 기판(10)에 달라붙는 것이 방지되어 원하는 형상의 구조체를 얻을 수 있다.

Description

미세 기계 구조체의 제조방법
본 발명은 미세 기계 구조체의 제조방법에 관한 것으로, 더욱 상세하게는 구조체의 변형을 방지하는 식각공정에 관한 것이다.
일반적으로 마이크로 빔 등의 미세 기계 구조체는 실리콘 기판위에 희생층(sacrificial-layar)을 증착하여 패터닝(patterning)하고, 다결정 실리콘의 증착, 패터닝, 희생층 식각 등 일련의 공정으로 이루어지는데, 실리콘(Si) 기판위에 다양한 박막을 증착, 식각하여 구조물이 제작된다. 이 때, PSG(phosphor silcate glass), SiO2등은 다결정 실리콘 구조체가 완성된 후 완전하게 식각되기 때문에 희생측이라 명한다.
도 1은 종래의 다결정 실리콘(Poly-Si)을 이용한 미세 기계 구조체의 제조방법을 공정순으로 도시한 개략적인 블록도이다.
미세 기계 구조체의 제조방법은 이에 도시한 바와 같이, 먼저 실리콘 기판(1)위에 SiO2희생층(2)을 증착시키는데, 이의 두께는 약 1-2㎛정도이다. 그리고 사진식각공정(photolithography)을 거쳐 희생층(2)을 패터닝한다(SiO2희생층(2)의 식각은 BOE 7:1 용액으로 실시한다).
그리고 희생층(2)이 패터닝 된 기판(1) 위에 저압 화학 기상증착(LP CVD)을 이용하여 구조층(3)인 다결정 실리콘(poly-Si)을 약 3㎛ 증착시킨다. 이러한 구조층(3) 증착단계에 이어서 구조층(3)인 다결정 실리콘을 사진식각공정을 거쳐 원하는 구조로 패터닝하여 구조체(3a)를 형성한다. 그리고 BOE 7:1 용액으로 희생층(2)을 완전히 제거하여 구조체(3a)만을 존재시키고, DI water에서 세척한 후 Spin - Dryer에서 수분을 제거함으로써, 다결정 실리콘을 재료로 하는 구조체(3a)가 완성된다.
그러나, 이러한 종래 미세 기계 구조체의 제조방법 중 수분을 제거하는 과정에서 구조체(3a)가 기판(1)에 달라붙는 현상이 발생되어 원하는 모양의 구조체(3a) 제작이 어렵다.
즉, 희생층(2) 에칭후 세척과 건조단계에서 희생층(2) 식각을 습식에칭(wet etching)으로 행하는데, 희생층(2) 식각 후 세척과 건조하는 동안에 기판(1)과 구조체(3a)의 표면장력 등으로 인하여 도 2에 도시한 것처럼 구조체(3a)가 기판(1)에 달라붙는 일종의 stiction 현상이 발생되어 원하는 구조체의 제작이 힘들게 된다.
또한 chip 내에 신호처리부(미도시)가 함께 있는 경우에는 오랜 시간동안의 희생층(2) 식각동안 구조체(3a)가 견딜만한 보호막(미도시)을 증착해야 하고, 회로부(미도시)에 영향을 미치지 않게 이 보호막을 제거해야 하는 등의 세심한 공정과 주의가 필요하게 된다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 희생층을 식각하는데 있어서 구조층인 다결정 실리콘을 증착 후에 곧바로 희생층을 식각하고, 마지막 단계에서 다결정 실리콘을 건식식각 공정으로 패터닝하여 구조체를 형성함으로써 구조체가 기판에 달라붙는 것을 방지하는 미세 기계 구조체의 제조방법을 제공하는 것이다.
도 1은 종래의 다결정 실리콘을 이용한 미세 기계 구조체의 제조방법을 공정순으로 도시한 개략적인 블록도이다.
도 2는 종래 미세 기계 구조체의 제조방법 중 세척과 건조과정에서 발생되는 구조체의 변형을 도시한 것이다.
도 3은 본 발명에 따른 다결정 실리콘을 이용한 미세 기계 구조체의 제조방법을 도시한 개략적인 블록도이다.
*도면의 주요부분에 대한 부호설명*
10..실리콘 기판 20..희생층 30..구조층
31..홀 A..희생층 증착단계 B..희생층 패터닝단계
C..구조층 증착단계 D..홀 패터닝단계 E..희생층 식각단계
F..구조층패터닝 및 에칭단계
이러한 목적을 달성하기 위한 본 발명은, 실리콘 기판 위에 다결정 실리콘을 이용한 미세 기계 구조체의 제조방법에 있어서, 실리콘 기판위에 희생층을 증착하고 패터닝하는 단계, 패터닝 된 희생층에 다결정 실리콘을 증착하여 구조층을 형성하는 단계, 희생층 식각을 위해 구조층에 홀을 패터닝하는 단계, 홀을 통해 희생층을 식각하는 단계, 구조층을 패터닝하여 구조체를 형성하고 나머지 구조층을 RIE를 이용한 건식식각으로 식각하는 단계를 구비하는 것을 특징으로 한다.
이하, 본 발명에 따른 하나의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다. 도 3은 본 발명에 따른 다결정 실리콘을 이용한 미세 기계 구조체의 제조과정을 개략적으로 보인 블록도이다.
미세 기계 구조체의 제조방법은 이에 도시한 바와 같이, 먼저 실리콘 기판(10) 위에 희생층(20)으로써, 약 2㎛정도의 실리콘 산화막(SiO2)을 증착한다(단계A). 사진식각공정(실리콘 산화막(SiO2)을 BOE(Bufferd Oxide Etch) 7:1용액으로 식각)을 통해 희생층(20)을 패터닝한다(단계B).
계속하여 단계 B의 공정을 거쳐 희생층(20)이 패터닝 된 기판(10) 위해 저압 화학 기상증착(LP CVD)방법을 이용하여 구조층(30)인 다결정 실리콘(poly-Si)을 약 3㎛ 증착한다.(단계C). 그리고 다결정 실리콘으로 이루어진 구조층(30)에 사진식각공정을 통해 희생층(20) 식각을 위한 홀(31)을 패터닝한다(단계D) 이 때, 다결정 실리콘(Poly-Si)은 습식용액이나 건식식각을 이용하여 에칭한다. 단계 D에 이어서 BOE 7:1 용액으로 희생층(20)을 에칭하는데, 희생층(20)은 구조층(30)의 홀(31)을 통해 식각됨으로써, 구조층(30)은 떠있는 구조가 된다(단계E).
그리고 사진식각공정을 통해 구조층(30)을 패터닝하여 구조체(30a)를 형성하고, 나머지 구조층(30)인 다결정 실리콘을 RIE(Reactive Ion Etching)를 이용한 건식식각으로 에칭한다(단계F).
이와 같이 실리콘 기판(10)에 희생층(20)을 증착하고 패터닝하는 과정(단계A,B)과 이위에 구조층(30)을 증착하고 여기에 희생층(20) 식각을 위한 홀(31)을 패터닝, 홀(31)을 통해 희생층(20)을 식각한 후에 구조체(30a)를 형성하는 등의 일련의 과정을 거쳐 구조체(30a)가 완성된다.
이 때, 희생층(20)을 에칭한 후, 구조층(30)을 패터닝하여 구조체(30a)를 형성하는 단계에서 습식을 이용하지 않고 건식으로 다결정 실리콘(Poly-Si)을 식각하기 때문에, DI 세척과 Spin-Drying 공정을 행하지 않는다. 따라서 구조체(30a)가 기판(10)에 달라붙는 일종의 stiction 현상이 발생하지 않아 원하는 형상의 구조체(30a)를 얻을 수 있다.
또한, 센서 등을 제작하기 위해 같은 chip 내에 CMOS circuit 등의 신호처리부(미도시)를 함께 형성하는 경우에도, 희생층(20)이 신호처리부를 형성하기 이전에 완전히 식각됨으로써, 신호처리부 보호를 위한 별도의 보호막증착 과정이 필요하지 않아 이의 제조비용이 절감된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 미세 기계 구조체의 제조방법은 희생층을 식각하는데 있어서 구조층인 다결정 실리콘을 증착 후에 곧바로 희생층을 식각하고, 마지막 단계에서 다결정 실리콘을 건식식각 공정으로 패터닝하여 구조체를 형성하였다. 따라서 구조체가 기판에 달라붙는 것이 방지되어 원하는 형상의 구조체를 얻을 수 있다.

Claims (1)

  1. 실리콘 기판 위에 다결정 실리콘을 이용한 미세 기계 구조체의 제조방법에 있어서,
    상기 실리콘 기판위에 희생층을 증착하고 패터닝하는 단계, 패터닝 된 상기 희생층에 다결정 실리콘을 증착하여 구조층을 형성하는 단계, 상기 희생층 식각을 위해 상기 구조층에 홀을 패터닝하는 단계, 상기 홀을 통해 상기 희생층을 식각하는 단계, 상기 구조층을 패터닝하여 구조체를 형성하고 나머지 구조층을 RIE를 이용한 건식식각으로 식각하는 단계를 구비하는 것을 특징으로 하는 미세 기계 구조체의 제조방법.
KR1019970047720A 1997-09-19 1997-09-19 미세 기계 구조체의 제조방법 KR100253918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970047720A KR100253918B1 (ko) 1997-09-19 1997-09-19 미세 기계 구조체의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970047720A KR100253918B1 (ko) 1997-09-19 1997-09-19 미세 기계 구조체의 제조방법

Publications (2)

Publication Number Publication Date
KR19990025883A KR19990025883A (ko) 1999-04-06
KR100253918B1 true KR100253918B1 (ko) 2000-04-15

Family

ID=19521410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047720A KR100253918B1 (ko) 1997-09-19 1997-09-19 미세 기계 구조체의 제조방법

Country Status (1)

Country Link
KR (1) KR100253918B1 (ko)

Also Published As

Publication number Publication date
KR19990025883A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
EP1419990B1 (en) Method of forming a via hole through a glass wafer
EP1273203B1 (en) Differential pressure sensor or microphone
KR100421217B1 (ko) 점착 방지 미세 구조물 제조 방법
US5130276A (en) Method of fabricating surface micromachined structures
US20030010745A1 (en) Fabrication of suspended structures using a sacrificial layer
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
KR100237000B1 (ko) 희생층을 사용한 미소구조체 제조 방법
KR101462389B1 (ko) 웨이퍼를 제조하는 방법
JPH08321645A (ja) マイクロメカニズムデバイスの製造方法
US7745308B2 (en) Method of fabricating micro-vertical structure
KR100732698B1 (ko) 다양한 단차를 갖는 미세 구조물의 제조 방법
KR100253918B1 (ko) 미세 기계 구조체의 제조방법
US20070184633A1 (en) Method of segmenting wafer
US7160751B2 (en) Method of making a SOI silicon structure
US6867061B2 (en) Method for producing surface micromechanical structures, and sensor
US6790699B2 (en) Method for manufacturing a semiconductor device
CN111646427B (zh) 台阶结构的制作方法及振动检测装置
KR100379929B1 (ko) 반도체압력센서의제조방법
US6743731B1 (en) Method for making a radio frequency component and component produced thereby
JPH11340189A (ja) マイクロマシン製造における凹部又は貫通孔の形成方法
KR970052879A (ko) 반도체 소자의 제조방법
CN114057157A (zh) 在湿法腐蚀衬底硅中保护正面电路的方法及微电子机械器件
JPH07221325A (ja) 半導体センサにおける波状支持部材の製造方法
GB2391384A (en) Method of removing a sacrificial portion of a functional micro device by etching with xenon difluoride
JPH0496225A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee