KR970052879A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR970052879A
KR970052879A KR1019950069590A KR19950069590A KR970052879A KR 970052879 A KR970052879 A KR 970052879A KR 1019950069590 A KR1019950069590 A KR 1019950069590A KR 19950069590 A KR19950069590 A KR 19950069590A KR 970052879 A KR970052879 A KR 970052879A
Authority
KR
South Korea
Prior art keywords
oxide film
nitride film
forming
area
manufacturing
Prior art date
Application number
KR1019950069590A
Other languages
English (en)
Other versions
KR100361527B1 (ko
Inventor
이영범
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069590A priority Critical patent/KR100361527B1/ko
Publication of KR970052879A publication Critical patent/KR970052879A/ko
Application granted granted Critical
Publication of KR100361527B1 publication Critical patent/KR100361527B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 수회의 반복적인 패터닝 과정을 포함하는 반도체 소자의 제조방법에 있어서, 셀 지역에 비하여 상대적으로 적은 패터닝을 거치는 주변 지역에 후속 공정의 단차를 고려하여 일정 높이의 산화막을 형성하는 공정을 진행 한 후 반도체 제조를 위한 각각의 단위 공정을 진행함으로써, 셀 지역과 주변 지역간의 단차를 줄일 수 있도록 한 것이다. 여기서, 상기 산화막 형성공정은 실리콘 기판상에 소정 높이의 스트레스 완화용 열산화막을 형성하는 단계와, 상기 열산화막위에 소정 높이의 질화막을 중착하는 단계와, 상기 질화막위에 기판의 주변 지역이 개구된 감광막 패턴을 형성한 후 이 감광막 패턴을 식각의 장벽으로 주변 지역에 중착된 질화막을 식각, 제거하는 단계와, 감광막 패턴을 제거한 후 셀 지역의 질화막을 성장의 장벽으로 노출된 주변 지역의 실리콘을 열산화시켜 소정 높이의 단차 보상용 산화막을 형성하는 단계와, 셀 지역의 질화막을 제거하는 단계로 이루어진다. 이와 같은 본 발명에 의하면, 셀 지역에 비하여 상대적으로 적은 패터닝을 거치는 주변 지역에 후속 공정의 단차를 고려한 단차 보상용 산화막을 미리 형성함으로써 말기의 공정에서 나타나는 셀 지역과 주변 지역간의 단차를 현저하게 줄일 수 있다. 따라서 금속 배선 공정시 셀 지역을 거쳐 주변 지역으로 연결되는 메탈 라인의 단선을 방지할 수 있어, 이로 인한 불량을 방지할 수 있고, 수율을 높일 수 있다. 또한 본 발명은 다층 폴리 및 다층 배선을 갖는 고집적 디바이스의 제조시 평탄화를 위한 별도의 공정을 행할 필요가 없는 잇점이 있다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부한 도면은 본 발명에 의한 반도체 소자의 제조방법의 주요 공정도이다.

Claims (5)

  1. 수회의 반복적인 패터닝 과정을 포함하는 반도체 소자의 제조방법에 있어서, 셀 지역에 비하여 상대적으로 적은 패터닝을 거치는 주변 지역에 후속 공정의 단차를 고려하여 일정 높이의 산화막을 형성하는 공정 진행한 후 반도체 제조를 위한 각각의 단위 공정을 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 산화막 형성공정은 실리콘 기판상에 소정 높이의 스트레스 완화용 열산화막을 형성하는 단계와, 상기 열산화막위에 소정 높이의 질화막을 중착하는 단계와, 상기 질화막위에 기판의 주변 지역이 개구된 감광막 패턴을 형성한 후 이 감광막 패턴을 식각의 장벽으로 주변지역에 중착된 질화막을 식각, 제거하는 단계와, 감광막 패턴을 제거한 후 셀 지역의 질화막을 성장의 장벽으로 노출된 주변 지역의 실리콘을 열산화 시켜 소정 높이의 단차 보상용 산화막을 형성하는 단계와, 셀 지역의 질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 상기 질화막은 1000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제2항에 있어서, 상기 산화막은 1000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 셀 지역의 질화막을 제거하는 단계후 질화막 제거시 생긴 얼룩 등을 제거하고 후속 공정의 데미지를 방지하기 위한 희생 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069590A 1995-12-30 1995-12-30 반도체소자의제조방법 KR100361527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069590A KR100361527B1 (ko) 1995-12-30 1995-12-30 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069590A KR100361527B1 (ko) 1995-12-30 1995-12-30 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR970052879A true KR970052879A (ko) 1997-07-29
KR100361527B1 KR100361527B1 (ko) 2003-02-11

Family

ID=37490651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069590A KR100361527B1 (ko) 1995-12-30 1995-12-30 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100361527B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439047B1 (ko) * 2001-12-29 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761655B1 (ko) * 2001-06-27 2007-09-27 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439047B1 (ko) * 2001-12-29 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법

Also Published As

Publication number Publication date
KR100361527B1 (ko) 2003-02-11

Similar Documents

Publication Publication Date Title
KR920001625A (ko) 표면적이 극대화된 실리콘층 및 그 제조방법
KR970052879A (ko) 반도체 소자의 제조방법
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
JPH04111445A (ja) 半導体装置の製造方法
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR100187654B1 (ko) 반도체 소자의 제조방법
JPH02262338A (ja) 半導体装置の製造方法
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
US20080220569A1 (en) Method for manufacturing a field effect transistor with auto-aligned grids
KR960002742A (ko) 반도체소자의 제조방법
KR970054242A (ko) 반도체 소자의 제조방법
KR960015855A (ko) 에스오아이(soi)구조와 그 제조방법
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
KR980005458A (ko) 반도체 소자의 금속 배선 형성 방법
JPH02213158A (ja) 半導体装置の製造方法
KR920005266A (ko) 반도체 장치 및 그 제조방법
KR20030054271A (ko) 반도체소자의 게이트전극 형성방법
KR940001278A (ko) 콘택형성방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR970052574A (ko) 반도체장치의 평탄화용 더미 게이트형성방법
KR960005957A (ko) 다층배선 형성방법
KR950021401A (ko) 트렌치형 소자분리막 제조방법
KR950001945A (ko) 필드산화막 형성방법
KR950021381A (ko) 반도체 소자의 필드산화막 형성 방법
KR960019661A (ko) 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee