KR970054242A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR970054242A
KR970054242A KR1019950065644A KR19950065644A KR970054242A KR 970054242 A KR970054242 A KR 970054242A KR 1019950065644 A KR1019950065644 A KR 1019950065644A KR 19950065644 A KR19950065644 A KR 19950065644A KR 970054242 A KR970054242 A KR 970054242A
Authority
KR
South Korea
Prior art keywords
layer
forming
film
polysilicon layer
high voltage
Prior art date
Application number
KR1019950065644A
Other languages
English (en)
Other versions
KR100193892B1 (ko
Inventor
우상호
김재옥
은용석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950065644A priority Critical patent/KR100193892B1/ko
Publication of KR970054242A publication Critical patent/KR970054242A/ko
Application granted granted Critical
Publication of KR100193892B1 publication Critical patent/KR100193892B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 소자의 제조방법을 제공하는 것으로, 실리콘기판상에 폴리실리콘층 및 유전체층을 형성하고, 그 위에 희생 폴리실리콘층을 형성하여 후속공정시 상기 유전체층을 보호하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1e도는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 소자의 단면도.

Claims (7)

  1. 반도체 소자의 제조방법에 있어서, 필드산화막이 형성된 실리콘기판상에 터널산화막 및 폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 터널산화막 및 폴리실리콘층을 패턴공정으로 패터닝하는 단계와, 상기 단계로부터 상기 실리콘기판상에 하부산화막을 형성한 후 그 위에 질화막을 형성하고, 그 위에 제 1상부산호막을 형성하는 단계와, 상기 단계로부터 상기 유전체막상에 희생 폴리실리콘층을 형성하는 단계와, 상기 단계로부터 고전압 트랜지스터영역을 오픈한 후 상기 희생 폴리실리콘층 및 유전체막을 제거하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 고전압 게이트 산화막을 형성한 후 고전압 트랜지스터 영역상에 감광막을 형성하는 단계와, 상기 단계로부터 상기 감광막을 마스크로 이용하여 상기 희생 폴리실리콘층 및 고전압 게이트산화막을 프리 세정공정으로 제거한 후 상기 감광막을 제거하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 저전압 게이트 산화막 및 제2상부산화막을 형성한 후 콘트롤게이트를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 하부산화막은 750 내지 850℃의 온도로 상기 폴리실리콘층을 산화시켜서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제1상부산화막은 상기 질화막을 산화시켜서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 희생 폴리실리콘층은 SiH4및 Si2H6가스의 분위기하에서 450 내지 550℃의 온도로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항 또는 제4항에 있어서, 상기 희생 폴리실리콘층은 고전압 게이트산화막의 두께의 1/2로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 제2상부산화막은 저전압 게이트산화막 형성시 질화막을 산화하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 프리 세정공정은 저전압 트랜지스터영역상의 저전압 게이트산화막이 제거될때 캐패시터영역상의 산화된 희생폴리실리콘층도 함께 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065644A 1995-12-29 1995-12-29 반도체 소자의 제조방법 KR100193892B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065644A KR100193892B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065644A KR100193892B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970054242A true KR970054242A (ko) 1997-07-31
KR100193892B1 KR100193892B1 (ko) 1999-06-15

Family

ID=66624178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065644A KR100193892B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100193892B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538729B1 (ko) * 2001-06-25 2005-12-26 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437451B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
US7927950B2 (en) 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538729B1 (ko) * 2001-06-25 2005-12-26 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100193892B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970024021A (ko) 반도체 장치의 제조 방법(method of manufacturing a semiconductor device)
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR970054242A (ko) 반도체 소자의 제조방법
KR970077220A (ko) 반도체장치의 게이트 패턴 형성방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR950021389A (ko) 반도체 소자의 필드산화막 형성 방법
KR970024271A (ko) 반도체장치의 금속 샐리사이드 형성방법
KR940003020A (ko) 고집적 반도체 소자의 트랜지스터 형성 방법
KR950001411A (ko) 폴리실리콘막 식각방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR970053021A (ko) 반도체 소자의 형성 방법
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
KR960030367A (ko) 반도체 장치의 소자분리방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR940016926A (ko) 박막 트랜지스터 제조방법
KR970018180A (ko) 반도체 소자 제조방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)
KR930020716A (ko) Itldd 구조의 반도체장치의 제조방법
KR930020717A (ko) Mos 소자의 스페이서 폭 조절방법
KR970023975A (ko) 반도체 소자의 트랜치 격리방법
KR920008890A (ko) 반도체장치의 소자분리막 제조방법
KR920010830A (ko) 소자분리산화막 형성방법
KR940001346A (ko) 반도체 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee