KR950021389A - 반도체 소자의 필드산화막 형성 방법 - Google Patents

Abstract

본 발명은 반도체 기판(1)상에 제1산화막(2), 제1질화막(3), 제2산화막(4)을 차례로 형성하는 단계, 소정부위의 상기 제2산화막(4), 제1질화막(3), 제1산화막(2) 및 반도체 기판(1)의 일부를 차례로 식각하여 필드영역을 디파인하는 단계, 웨이퍼 전체구조 상부에 제3산화막(5), 제2질화막(6)을 차례로 형성한 후 상기 제3질화막(6)을 전면식각하여 아이솔레이션된 지역의 측벽에 스페이서(6′)를 형성하는 단계, 제1산화공정을 통하여 필드산화막(7)을 형성하고 상기 스페이서(6′)를 제거하는 단계, 제2산화공정을 통하여 최종적인 필드산화막(7′)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성 방법에 관한 것으로, 1차 필드산화막 형성 후 스페이서를 제거하고 다시 한번 웨이퍼를 산화시켜 최종적인 필드산화막을 형성함으로써 스페이서로 인하여 발생되는 스트레스를 최소화하고 필드 산화막의 두께가 얇아지는 것을 방지하며 프로파일이 양호한 필드산화막을 얻을 수 있어 반도체 소자의 특성 및 수율을 향상시키는 효과가 있다.

Description

반도체 소자의 필드산화막 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제A도 내지 제2E도는 본 발명의 실시예에 따른 필드산화막 제조 공정도이다.

Claims (1)

1. 반도체 기판(1)상에 제1산화막(2), 제1질화막(3), 제2산화막(4)을 차례로 형성하는 단계, 소정부위의 상기 제2산화막(4), 제1질화막(3), 제1산화막(2) 및 반도체 기판(1)의 일부를 차례로 식각하여 필드영역을 디파인하는 단계, 웨이퍼 전체구조 상부에 제3산화막(5), 제2질화막(6)을 차례로 형성한 후 상기 제3질화막(6)을 전면식각하여 아이솔레이션된 지역의 측벽에 스페이서(6′)를 형성하는 단계, 제1산화공정을 통하여 필드산화막(7)을 형성하고 상기 스페이서(6′)를 제거하는 단계, 제2산화공정을 통하여 최종적인 필드산화막(7′)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.

   ※참고사항:최초출원 내용에 의하여 공개하는 것임.