KR950001411A - 폴리실리콘막 식각방법 - Google Patents
폴리실리콘막 식각방법 Download PDFInfo
- Publication number
- KR950001411A KR950001411A KR1019930011890A KR930011890A KR950001411A KR 950001411 A KR950001411 A KR 950001411A KR 1019930011890 A KR1019930011890 A KR 1019930011890A KR 930011890 A KR930011890 A KR 930011890A KR 950001411 A KR950001411 A KR 950001411A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- polysilicon
- thin film
- etching method
- forming
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 폴리실리콘막 식각방법에 관한 것으로, 실리콘기판(1) 상에 패드산화막(2), 폴리실리콘박막(3), 질화막을 차례로 증착한 후 감광막 마스크패턴(5)을 이용하여 상기 질화막(4)을 선택 식각하고 폴리실리콘박막(3)을 절반 정도 제거한 다음, 필드산화막(5)을 형성한 후 질화막(4)을 제거하는 제1단계, 상기 폴리실리콘박막(3)을 등방성식각제로 제거하는 제2단계 및, 전체구조 상부에 게이트산화막(9)과 폴리실리콘막(10)을 형성하는 제3단계를 포함하여 이루어져 게이트산화막 특성에 악영향을 끼치는 오염입자를 제거한 후 소자를 제조함으로써 생산율 향상 및 신뢰성 증대의 효과를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 이중완충구조 소자 분리막 형성시 폴리실리콘막 식각공정 단면도, 제4도는 본 발명에 따라 형성된 게이트산화막 특성도이다.
Claims (3)
- 반도체 소자의 제조공정중 이중 완충구조 소자분리막 형성시 폴리실리콘막 식각방법에 있어서, 실리콘기판(1) 상에 패드산화막(2), 폴리실리콘박막(3), 질화막을 차례로 증착한 후 감광막 마스크패턴(5)을 이용하여 상기 질화막(4)을 선택 식각하고 폴리실리콘박막(3)을 절반 정도 제거한 다음, 필드산화막(5)을 형성한 후 질화막(4)을 제거하는 제1단계, 상기 폴리실리콘박막(3)을 등방성식각제로 제거하는 제2단계 및, 전체구조 상부에 게이트산화막(9)과 폴리실리콘막(10)을 형성하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘막 식각방법.
- 제1항에 있어서, 상기 제2단계의 폴리실리콘박막(3) 식각은 SF6를 사용한 것을 특징으로 하는 폴리실리콘막 식각방법.
- 제1항에 있어서, 상기 제2단계의 폴리실리콘박막(3) 식각시 전력이 90내지 110Watt인 것을 특징으로 하는 폴리실리콘막 식각방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93011890A KR970007441B1 (en) | 1993-06-28 | 1993-06-28 | Etching process of polysilicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93011890A KR970007441B1 (en) | 1993-06-28 | 1993-06-28 | Etching process of polysilicon film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001411A true KR950001411A (ko) | 1995-01-03 |
| KR970007441B1 KR970007441B1 (en) | 1997-05-08 |
Family
ID=19358166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93011890A KR970007441B1 (en) | 1993-06-28 | 1993-06-28 | Etching process of polysilicon film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970007441B1 (ko) |
-
1993
- 1993-06-28 KR KR93011890A patent/KR970007441B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970007441B1 (en) | 1997-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015715A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR950001411A (ko) | 폴리실리콘막 식각방법 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| KR970054242A (ko) | 반도체 소자의 제조방법 | |
| KR100268902B1 (ko) | 반도체소자의소자격리층형성방법 | |
| KR940001435A (ko) | 반도체소자의 격리방법 | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| KR960026568A (ko) | 반도체소자의 소자분리절연막 제조방법 | |
| KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR950012685A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR950021389A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR970023987A (ko) | 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device) | |
| KR970018180A (ko) | 반도체 소자 제조방법 | |
| KR960002735A (ko) | 반도체 장치의 소자 분리방법 | |
| KR970053444A (ko) | 소자격리영역의 형성방법 | |
| KR960043099A (ko) | 반도체 소자 격리방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR970053372A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR940010199A (ko) | 반도체장치의 역 콘택 제조방법 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 | |
| KR950027971A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR970012992A (ko) | 실리콘 온 인슐레이터 (soi) 반도체 장치의 제조방법 | |
| KR950025913A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |