KR940010199A - 반도체장치의 역 콘택 제조방법 - Google Patents

Abstract

본 발명은 콘택 형성시 소자의 손상을 방지하므로써 고집적 반도체장치에 적당하도록 한 엠엘알 공정을 이용한 반도체장치의 역 콘택 제조방법에 관한 것으로, 종래에는 감광막을 마스크로 한 건식 에칭시 오버 에치에 따른 소자의 손상, 소자 및 그 주변 부위의 콘택 형성시 단차에 따른 오버 에치가 발생하는 결점이 있었으나, 본 발명에서는 감광막(23), 산화막(24), 감광막(25)의 엠엘알 구조를 형성하여 엠엘알 공정을 실시하고, 콘택을 형성하므로써 콘택부위의 손상을 방지하므로 상기 결점을 개선시킬 수 있는 것이다.

Description

반도체장치의 역 콘택 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명 반도체장치의 소자 역 콘택 제조를 설명하기 위한 공정 단면도.

Claims (3)

1. 기판 위에 게이트(20)을 일정 간격으로 패터닝하고, 게이트(20) 표면에 1차 산화막(21)을 형성하여 게이트(20)가 도포되도록 한 후 게이트(20)의 중앙 외측 영역 표면에 폴리 실리콘(22)을 증착하여 폴리 실리콘의 내측이 계단 형태가 되도록 하는 단계와, 전 표면에 하부 감광막(23), 2차 산화막(24), 상부 감광막(25)을 차례로 형성하고, 콘택 영역을 제외한 상부 감광막(25)을 제거한 후 상부 감광막(25)을 마스크로 하여 콘택 영역을 제외한 하부감광막(23) 및 2차 산화막(24)을 제거하고, 상부 감광막(25)을 제거하는 단계와, 전 표면에 3차 산화막(26)을 형성하고, 전 표면에 4차 산화막(27)을 형성하여 평탄화 한 후 콘택 영역을 제외한 부분에 감광막(28)을 형성하고, 습식 식각하여 하부 감광막(23)이 드러나도록 한 후 감광막(28)을 형성하고, 습식 식각하여 하부 감광막(23)이 드러나도록 한 후 감광막(28) 및 하부 감광막(23)을 제거하여 콘택을 형성하는 단계를 차례로 실시하여 이루어지는 반도체장치의 역 콘택 제조방법.
2. 제1항에 있어서, 4차 산화막(27)형성시 단차가 발생할 경우 에치 백하여 평탄화하는 반도체장치의 역 콘택 제조방법.
3. 제1항에 있어서, 4차 산화막(27)으로 SOG류의 산화막을 사용하는 반도체장치의 역 콘택 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.