KR960026194A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR960026194A
KR960026194A KR1019940037785A KR19940037785A KR960026194A KR 960026194 A KR960026194 A KR 960026194A KR 1019940037785 A KR1019940037785 A KR 1019940037785A KR 19940037785 A KR19940037785 A KR 19940037785A KR 960026194 A KR960026194 A KR 960026194A
Authority
KR
South Korea
Prior art keywords
film
diffusion region
forming
metal
semiconductor device
Prior art date
Application number
KR1019940037785A
Other languages
English (en)
Other versions
KR0166027B1 (ko
Inventor
최용건
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940037785A priority Critical patent/KR0166027B1/ko
Publication of KR960026194A publication Critical patent/KR960026194A/ko
Application granted granted Critical
Publication of KR0166027B1 publication Critical patent/KR0166027B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히, 소자 보호막으로 사용되는 실리콘 질화막을 이용하여 미세 접촉창 및 미세 금속선을 동시에 형성하여 포토 리소그라피 공정의 스텝퍼(stepper)를 이용한 정렬시 오차를 없애 디자인상충분히 공정 여유도를 확보할 수 있는 금속 배선 형성 방법에 관한 것이다.
본 발명은, 반도체 기판 상부에 필드 산화막, 게이트 전극, 확산 영역을 형성하고, 전면에 절연막을 형성한 후, 확산 영역 상부의 절연막을 제거하여 접촉창을 형성하며 금속 배선을 노출된 확산 영역에 접속하는 반도체 소자의 제조 방법에있어서, 상기 확산 영역 상부에 미세 콘택을 형성하기 위하여, 반도체 기판상에 필드 산화막, 게이트 전극, 확산 영역을순차적으로 형성한 후, 전면에 절연막으로서 BPSG막 및 질화막을 형성하는 단계와, 감광막 패턴을 마스크로 하여 상기 확산 영역 상부의 질화막을 식각하는 단계, 전면에 산화막을 형성한 후 이방성 식각을 실시하여 질화막 측벽에 스페이서를형성하는 단계, 상기 확산 영역 상부의 BPSG막과 스페이서를 식각하여 접촉창을 형성하는 단계, 및 상기 접촉창에 금속막을 형성하여 금속 배선을 완성하는 단계로 이루어져, 본 발명에 의하면, 질화막을 금속 배선 전에 증착함으로써, 사진 식각 공정에 의한 오정렬에 따른 금속 배선 형성시 금속 배선 패턴 불량을 감소시켜 반도체 소자의 오동작을 방지할 수 있고, 서브 마이크론 금속 배선 또한 용이하게 형성할 수 있다.

Description

반도체 소자의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명의 반도체 소자의 제조 방법의 공정을 순차적으로 나타내는 단면도.

Claims (10)

  1. 반도체 기판 상부에 필드 산화막, 게이트 전극, 확산 영역을 형성하고, 전면에 절연 산화막을 형성한 후,확산 영역 및 게이트 전극 상부의 절연막을 제거하여 접촉창을 형성하며 금속 배선을 노출된 확산 영역 및 게이트 전극에접속하는 반도체 소자의 제조 방법에 있어서, 반도체 기판상에 필드 산화막, 게이트 전극, 확산 영역을 순차적으로 형성한 후, 전면에 절연막인 BPSG 막을 증착하는 단계와, 질화막을 증착하는 단계와, 감광막 패턴을 마스크로 하여 금속 접촉을 이룰 소정의 부분의 질화막을 식각하는 단계, 전면에 산화막을 형성한 후 질화막 측벽에 스페이서를 제조하는 단계와,금속 접촉을 이룰 소정 부분의 BPSG막을 식각하여 접촉창을 형성하는 단계, 및 상기 접촉창에 금속막을 형성하여 금속 배선을 완성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 접촉창에 금속막을 형성하는 단계 이후에 소자 보호막을 형성하기 위하여, 상기 금속막을 평탄화 식각한 후, 소자 보호막을 증착하여 금속 배선 패턴을 완성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 스페이서는 실리콘 산화막인 것을 특징으로 반도체 소자의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 BPSG막을 식각하여 접촉창을 형성하는 단계에서, 상기 질화막과 질화막측벽 스페이서는 상기 확산 영역 상부의 BPSG막의 식각을 위한 마스크인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제3항에 있어서, 상기 BPSG막을 식각하여 접촉창을 형성하는 단계에서, 상기 질화막과 질화막 측벽 스페이서는 상기 확산 영역 상부의 BPSG막의 식각을 위한 마스크인 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제4항에 있어서, 상기 BPSG의 식각은 습식식각을 진행한 후, 건조식각을 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 금속막은 Ti+TiN+Al막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제3항에 있어서, 상기 금속막은 Ti+TiN+Al막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제4항에 있어서, 상기 금속막은 Ti+TiN+Al막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제5항에 있어서, 상기 금속막은 Ti+TiN+Al막인 것을 특징으로 하는 반도체 소자의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037785A 1994-12-28 1994-12-28 반도체 소자의 제조 방법 KR0166027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037785A KR0166027B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037785A KR0166027B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR960026194A true KR960026194A (ko) 1996-07-22
KR0166027B1 KR0166027B1 (ko) 1999-02-01

Family

ID=19404172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037785A KR0166027B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR0166027B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238224B1 (ko) * 1996-12-31 2000-01-15 윤종용 반도체장치의 금속배선 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437623B1 (ko) * 1997-09-30 2004-07-16 주식회사 하이닉스반도체 반도체소자의 콘택 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238224B1 (ko) * 1996-12-31 2000-01-15 윤종용 반도체장치의 금속배선 형성방법

Also Published As

Publication number Publication date
KR0166027B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US5922516A (en) Bi-layer silylation process
JP2000196016A5 (ja) 半導体装置の製造方法
KR960026194A (ko) 반도체 소자의 제조 방법
KR970007788B1 (ko) 반도체소자의 콘택홀 형성방법
JP2705187B2 (ja) 半導体素子製造方法
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100434962B1 (ko) 반도체 소자의 콘택 형성방법
KR100399966B1 (ko) 반도체 소자 제조방법
KR0140730B1 (ko) 반도체 소자의 미세콘택 형성방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
JPH0481323B2 (ko)
KR19990080854A (ko) 반도체소자의 콘택홀 제조방법
KR970054082A (ko) 반도체 장치의 제조방법
KR20000003596A (ko) 반도체소자의 콘택 제조방법
KR950025913A (ko) 반도체소자의 미세패턴 형성방법
KR19990085433A (ko) 반도체소자 제조방법
KR970003471A (ko) 반도체 소자의 콘택홀 형성방법
KR960026225A (ko) 반도체 소자의 콘택홀 형성 방법
KR960026268A (ko) 반도체소자의 미세패턴 형성방법
KR940022723A (ko) 반도체 소자의 미세 선폭 형성방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법
KR980005623A (ko) 반도체 소자의 콘택홀 형성방법
KR960026199A (ko) 반도체 소자의 콘택홀 형성방법
KR970017952A (ko) 고체 촬상 소자의 제조공정에 있어서의 정렬키 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee