KR970053444A - 소자격리영역의 형성방법 - Google Patents

Abstract

종래의 PSL법을 사용하여 소자 격리 영역을 형성함에 있어서, 폴리 실리콘 스페이서를 형성하기 위한 폴리 실리콘막을 형성하기 전에 질화막을 형성하고, 질화막 스페이서를 형성하여, 질화막과 패드 산화막의 계면 부위에 발생하는 공동에 질화막을 채우므로써, 후속의 폴리 실리콘의 식각 전류물이 남지 않도록 소자 격리 영역을 형성하면, 향후 반도체의 고집적화에 적용할 수 있는 대응 기술을 확보하게 되었고, 이에 따른 반도체 장치의 품질을 향상시키고, 반도체 제조 공정의 안정화를 기할 수 있게 된다.

Description

소자격리영역의 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3A도 내지 제3E도는 본 발명의 실시예에 따라 소자 격리 영역을 형성하는 공정들을 보여주는 단면도.

Claims (4)

1. 실리콘 기판(100)상에 패드 산화막(110), 질화막(120)을 차례로 형성하는 공정과, 소정의 시간 식각 공정을 거쳐 상기의 질화막(120)을 패터닝하는 공정과, 상기의 패드 산화막(110)을 선택적으로 식각하는 공정과, 상기의 패드 산화막(110)보다 얇은 산화막(130)을 상기의 식각 공정으로 기판(100)상의 노출된 부위에 선택적으로 형성하는 공정과, 상기의 기판(100)상에 질화막을 형성하고, 이를 식각하여 질화막 슬페이서(133)로 형성하는 공정과, 상기의 기판(100)상에 폴리 실리콘막(140)을 형성하고, 이를 식각하여 폴리 실리콘 스페이서(142)로 형성하는 공정과, 상기의 기판(100)으로 필드 산화 공정을 실시하여 기판(100)상에 필드 산화막(200)을 설장시키는 공정과, 남아 있는 질화막(120)과 패드 산화막(110)을 제거하므로써, 최종 필드 산화막(200a)를 완성하는 공정을 포함하는 것을 특징으로 하는 소자격리 영역의 형성방법.
2. 제1항에 있어서, 상기의 질화막 스페이서(133)를 형성하기 위한 질화막의 두께는 수심~200Å인 것을 특징으로 하는 소자격리 영역의 형성방법.
3. 제1항에 있어서, 상기의 패드 산화막(110)을 선택적으로 식각하는 방법은 이방성 식각법인 것을 특징으로 하는 소자격리 영역의 형성방법.
4. 제1항에 있어서, 상기의 질화막(120)의 두께는 1000~2000Å인 것을 특징으로 하는 소자격리 영역의 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.