KR970030646A - 반도체 장치의 소자 분리 산화막 형성 방법 및 이를 이용한 반도체 소자의 분리 구조 - Google Patents

반도체 장치의 소자 분리 산화막 형성 방법 및 이를 이용한 반도체 소자의 분리 구조 Download PDF

Info

Publication number
KR970030646A
KR970030646A KR1019950045502A KR19950045502A KR970030646A KR 970030646 A KR970030646 A KR 970030646A KR 1019950045502 A KR1019950045502 A KR 1019950045502A KR 19950045502 A KR19950045502 A KR 19950045502A KR 970030646 A KR970030646 A KR 970030646A
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor device
silicon nitride
nitride film
photoresist pattern
Prior art date
Application number
KR1019950045502A
Other languages
English (en)
Other versions
KR100188002B1 (ko
Inventor
배성렬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950045502A priority Critical patent/KR100188002B1/ko
Publication of KR970030646A publication Critical patent/KR970030646A/ko
Application granted granted Critical
Publication of KR100188002B1 publication Critical patent/KR100188002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 실리콘질화막의 식각 패턴을 변화하여 식각된 엣지 부분의 스트레스를 감소시킬 수 있는 반도체 장치의 소자 분리 산화막 형성방법에 관한 것으로, 실리콘 기판 상에 산화막과 실리콘질화막을 순차적으로 적층하는 제1단계; 상기 실리콘질화막 상에 포토레지스트 패턴을 형성하는 제2단계; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 실리콘질화막과 산화막을 선택적으로 등방성 식각하는 제3단계; 상기 포토레지스트 패턴을 제거하는 제4단계; 및, 상기 결과에 의해 노출된 산화막을 성장시키는 제5단계를 포함하는 반도체 장치의 소자 분리 산화막 형성방법을 제공코자 한 것이다.

Description

반도체 장치의 소자 분리 산화막 형성 방법 및 이를 이용한 반도체 소자의 분리 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 장치의 소자 분리 산화막의 구조 단면도.
제3도는 제2도에 도시된 반도체 장치의 소자 분리 산화막의 제조 공정도.

Claims (6)

  1. 실리콘 기판 상에 산화막과 실리콘질화막을 순차적으로 적층하는 제1단계; 상기 실리콘질화막 상에 포토레지스트 패턴을 형성하는 제2단계; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 실리콘질화막과 산화막을 선택적으로 등방성 식각하는 제3단계; 상기 포토레지스트 패턴을 제거하는 제4단계; 및 상기 결과에 의해 노출된 산화막을 성장시키는 제5단계를 포함하는 반도체 장치의 소자 분리 산화막 형성 방법.
  2. 제1항에 있어서, 상기 제3단계 다음에 식각 부분을 통하여 실리콘 기판 내에 분리 내압증진을 위한 불순물 주입 공정을 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리 산화막 형성 방법.
  3. 제1항에 있어서, 상기 산화막의 두께는 200∼400Å인 것을 특징으로 하는 반도체 장치의 소자 분리 산화막 형성 방법.
  4. 제1항에 있어서, 상기 실리콘질화막의 두께는 1000∼3000Å인 것을 특징으로 하는 반도체 장치의 소자 분리산화막 형성방법.
  5. 제1항에 있어서, 상기 실리콘질화막의 식각 후에 식각 용액의 선택비를 조절하여 실리콘 기판이 노출되지 않을 정도로 산화막을 식각하는 것을 특징으로 하는 반도체 장치의 소자 분리 산화막 형성 방법.
  6. 제1항에 기재된 반도체 장치의 소자 분리 산화막 형성 방법을 이용하여 제조한 반도체 소자의 분리 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950045502A 1995-11-30 1995-11-30 반도체 소자 제조방법 KR100188002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045502A KR100188002B1 (ko) 1995-11-30 1995-11-30 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045502A KR100188002B1 (ko) 1995-11-30 1995-11-30 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR970030646A true KR970030646A (ko) 1997-06-26
KR100188002B1 KR100188002B1 (ko) 1999-06-01

Family

ID=19436952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045502A KR100188002B1 (ko) 1995-11-30 1995-11-30 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100188002B1 (ko)

Also Published As

Publication number Publication date
KR100188002B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR920013670A (ko) 반도체 장치의 소자분리방법
KR970030646A (ko) 반도체 장치의 소자 분리 산화막 형성 방법 및 이를 이용한 반도체 소자의 분리 구조
KR950012586A (ko) 반도체 소자의 웰 및 정렬키 형성방법
KR960002744A (ko) 반도체 소자의 소자분리막 형성방법
KR960002714A (ko) 반도체소자의 소자분리절연막 형성방법
KR950021389A (ko) 반도체 소자의 필드산화막 형성 방법
KR960002742A (ko) 반도체소자의 제조방법
KR950034668A (ko) 반도체소자의 소자분리산화막 제조방법
KR970054340A (ko) 반도체 소자의 트랜지스터 제조 방법
KR910005306A (ko) Cvd법을 이용한 새부리 없는 격리 공정방법
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR950021399A (ko) 반도체소자의 소자분리막 제조방법
KR970030631A (ko) 반도체 소자의 소자분리막 제조방법
KR960043104A (ko) 반도체 장치의 소자분리 방법
KR930020716A (ko) Itldd 구조의 반도체장치의 제조방법
KR970023988A (ko) 반도체장치의 소자격리방법(An isolation method of semiconductor device)
KR950015712A (ko) 반도체소자의 소자분리막 제조방법
KR960026557A (ko) 반도체 소자 및 그 제조방법
KR960019650A (ko) 반도체장치의 격리방법
KR950021362A (ko) 반도체 소자 격리방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR950015711A (ko) 반도체 장치의 소자격리영역 형성방법
KR920013662A (ko) 다양한 로컬폴리 산화물을 이용한 격리의 제조방법
KR960002640A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee