KR960019650A - 반도체장치의 격리방법 - Google Patents

반도체장치의 격리방법 Download PDF

Info

Publication number
KR960019650A
KR960019650A KR1019940029651A KR19940029651A KR960019650A KR 960019650 A KR960019650 A KR 960019650A KR 1019940029651 A KR1019940029651 A KR 1019940029651A KR 19940029651 A KR19940029651 A KR 19940029651A KR 960019650 A KR960019650 A KR 960019650A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
polycrystalline silicon
active region
substrate
Prior art date
Application number
KR1019940029651A
Other languages
English (en)
Other versions
KR0167231B1 (ko
Inventor
권호엽
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940029651A priority Critical patent/KR0167231B1/ko
Priority to JP7009783A priority patent/JPH08148484A/ja
Priority to DE19507279A priority patent/DE19507279B4/de
Publication of KR960019650A publication Critical patent/KR960019650A/ko
Application granted granted Critical
Publication of KR0167231B1 publication Critical patent/KR0167231B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 단결정 실리콘기판상에 패드산화층과 다결정 실리콘층 및 질화층을 순차적으로 형성하고 그 질화층의 활성영역을 제외한 필드영역을 제거한 후 남아있는 질화층을 마스크층으로 이용하여 그 다결정실리콘층을 경사지게 식각하고 채널스톱이온을 그 단결정실리콘층의 필드영역에 이온주입하한 후 그 단결정실리콘층을 산화하여 필드 산화층과 채널스톱확산영역을 형성함으로써 새부리의 크기를 감소시키고 기판의 스트레스를 감소시켜 필드 영역의 절연 특성을 향상시킨다.

Description

반도체장치의 격리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(라)는 본 발명의 일실시예에 따른 반도체 장치의 격리방법을 나타낸 단면 공정도.

Claims (10)

  1. 기판의 전면상에 제1절연층과 다결정 실리콘층 및 제2절연층을 순차적으로 형성하는 단계와; 상기 제2절연층의 활성영역이외의 필드 영역을 제거하는 단계와; 상기 활성영역의 상기 제2절연층을 마스크층으로 이용하여 상기 다결정 실리콘층을 식각하는 단계와; 상기 기판의 필드 영역에 필드 산화층을 형성하는 단계를 포함하는 반도체장치의 격리방법.
  2. 제1항에 있어서, 상기 다결정 실리콘층이 경사지게 식각되는 것을 특징으로 하는 반도체장치의 격리방법.
  3. 제1항에 있어서, 상기 제2절연층이 제거되어 남아있는 부분이 최종적으로 원하는 활성영역보다 크게 되는 것을 특징으로 하는 반도체장치의 격리방법.
  4. 제1항에 있어서, 상기 활성영역의 상기 제2절연층을 마스크층으로 이용하여 상기 다결정 실리콘층을 식각하는 단계가 진행된 후 상기 기판의 필드 영역내에 채널스톱도핑 이온을 주입하는 단계를 갖는 것을 특징으로 하는 반도체장치의 격리방법.
  5. 제1항에 있어서, 상기 제1절연층은 산화층으로 상기 제2절연층은 질화막으로 이루어지는 것을 특징으로 하는 반도체장치의 격리방법.
  6. 기판의 전면상에 제1절연층, 제1다결정 실리콘층, 제2절연층, 제2다결정 실리콘층, 제3절연층을 순차적으로 형성하는 단계와; 상기 제3절연층의 활성영역이외의 필드 영역을 제거하는 단계와; 상기 활성영역의 상기 제3절연층을 마스크층으로 이용하여 상기 제2다결정 실리콘층을 식각하는 단계와; 상기 기판의 필드 영역에 필드 산화층을 형성하는 단계를 포함하는 반도체장치의 격리방법.
  7. 제6항에 있어서, 상기 제2다결정실리콘층이 경사지게 식각되는 것을 특징으로 하는 반도체장치의 격리방법.
  8. 제6항에 있어서, 상기 제2절연층이 남아있는 부분이 최종적으로 원하는 활성영역보다 크게되는 것을 특징으로 하는 반도체장치의 격리방법.
  9. 제6항에 있어서, 상기 활성영역의 상기 제3절연층을 마스크층으로 이용하여 상기 다결정 실리콘층을 식각하는 단계가 진행된 후 상기 기판의 필드 영역내에 채널스톱도핑 이온을 주입하는 단계를 갖는 것을 특징으로 하는 반도체장치의 격리방법.
  10. 제6항에 있어서, 상기 제1, 2절연층은 산화층으로 이루어져 있는 것을 특징으로 하는 반도체장치의 격리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029651A 1994-11-11 1994-11-11 반도체장치의 격리방법 KR0167231B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940029651A KR0167231B1 (ko) 1994-11-11 1994-11-11 반도체장치의 격리방법
JP7009783A JPH08148484A (ja) 1994-11-11 1995-01-25 半導体装置の隔離方法
DE19507279A DE19507279B4 (de) 1994-11-11 1995-03-02 Verfahren zum Bilden eines isolierenden Bereichs in einem Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029651A KR0167231B1 (ko) 1994-11-11 1994-11-11 반도체장치의 격리방법

Publications (2)

Publication Number Publication Date
KR960019650A true KR960019650A (ko) 1996-06-17
KR0167231B1 KR0167231B1 (ko) 1999-02-01

Family

ID=19397723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029651A KR0167231B1 (ko) 1994-11-11 1994-11-11 반도체장치의 격리방법

Country Status (3)

Country Link
JP (1) JPH08148484A (ko)
KR (1) KR0167231B1 (ko)
DE (1) DE19507279B4 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
JPS61276342A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 半導体装置の製造方法
DD268336A1 (de) * 1987-12-30 1989-05-24 Dresden Forschzentr Mikroelek Verfahren zur herstellung von isolationsgebieten
JPH0267728A (ja) * 1988-09-01 1990-03-07 Mitsubishi Electric Corp 素子分離用酸化膜の形成方法
JPH02162749A (ja) * 1988-12-15 1990-06-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0415922A (ja) * 1990-05-09 1992-01-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04103126A (ja) * 1990-08-22 1992-04-06 Mitsubishi Electric Corp 半導体装置の素子分離方法
JP2620403B2 (ja) * 1990-10-18 1997-06-11 三菱電機株式会社 半導体装置の製造方法
EP0540157A1 (en) * 1991-09-30 1993-05-05 STMicroelectronics, Inc. Method for submicron isolation for CMOS devices
JP3222603B2 (ja) * 1993-02-09 2001-10-29 古河電気工業株式会社 空調機の配管システム
JP2975496B2 (ja) * 1993-03-23 1999-11-10 ローム株式会社 素子分離構造の形成方法

Also Published As

Publication number Publication date
DE19507279B4 (de) 2005-10-13
DE19507279A1 (de) 1996-05-15
JPH08148484A (ja) 1996-06-07
KR0167231B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US5393693A (en) "Bird-beak-less" field isolation method
KR0168194B1 (ko) 반도체 소자의 소자분리막 형성방법
KR960002833A (ko) 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
KR960019649A (ko) 반도체 장치의 제조방법
WO2003044853A3 (en) Substrate contact in soi and method therefor
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR940012575A (ko) 반도체 소자의 트렌치 아이솔레이션 제조 방법
KR960019650A (ko) 반도체장치의 격리방법
KR100220251B1 (ko) 반도체 소자 및 그의 제조방법
KR100223936B1 (ko) 트랜지스터 및 그의 제조 방법
KR0144026B1 (ko) 소자분리막 형성방법
KR100257063B1 (ko) 반도체 장치의 절연막 식각방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR970053492A (ko) 반도체 소자 분리방법
KR100201775B1 (ko) 반도체 장치 제조 방법
KR100225383B1 (ko) 반도체 소자의 제조 방법
KR970053405A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR960002714A (ko) 반도체소자의 소자분리절연막 형성방법
JPH05211233A (ja) 半導体装置の製造方法
KR960005886A (ko) 바이폴라 소자 제조방법
KR960043104A (ko) 반도체 장치의 소자분리 방법
KR980006045A (ko) 반도체 장치의 소자 분리막 형성방법
KR940012576A (ko) 트렌치 아이솔레이션 제조 방법
KR970003823A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee